JPS6013550B2 - 固体撮像装置の雑音除去回路 - Google Patents

Description

【発明の詳細な説明】 ＣＣＤ等のように半導体を用いた固体猿像装置が提案さ
れている。

ＣＣＤの場合には構造としてはシリコンの半導体基体の
一面にＳｉＱ層を形成し、その上に電極を一定間隔に形
成し、この電極被着側或いはこれとは反対側より像を光
学的に投影して半導体素子の各電極下の部分に電荷を蓄
積しこの蓄積された信号を電極に与えるクロツクパルス
によって順次転送して読み出すようになっている。

このような半導体を用いた固体撮像装置では半導体の結
晶を一定の面積に亘つて均一に形成することが一般に難
しく局部的に結晶欠陥が生じ、この結晶欠陥がある部分
では熱的な原因によって露荷が発生し易くなるので、階
電流がこの部分で他の部分に比べて異常に大きくなる煩
向がある。

このため像を投影して上述のように信号を読み出したと
き暗電流が異常に大きい所ではノイズが発生する。従っ
て、第１図で示すように映像信号Ｓｏ中に白レベルより
も大きなノイズＮが混入し再生画面上に写し出したとき
にはこのノイズＮが目につき易いものとなる。ノイズＮ
を除去する一つの方法としては半導体基体の結晶欠陥部
分を予めメモリ回路に記憶させておき、このメモリ出力
にて園体撮像体から得られる撮像出力を制御すればよい
。

第２図はその一例を示すものであって、端子３に供給さ
れる駆動パルスにてメモリ回路２をＣＣＤＩと同期して
駆動するように成し、メモリ出力ＳＮを用いて撮像出力
Ｓｏの伝送路上に介在されたサンプリングホールド回路
４に供給されるサンプリングパルスＰｓを制御すればよ
い。

この例ではアンド回路５を設け、メモリ出力ＳＭとサン
プリングパルスＰｓとのアンド出力Ｐｓ。にてサンプリ
ングホールド回路４を駆動するようにしている。結晶欠
陥のある部分に対応したメモリ出力ＳＭを例えば論理“
０”とした場合、このメモリ出力ＳＭが得られたときに
はサンプリングパルスＰｓｏは得られず、結局その前の
サンプリング値がそのまま引続きホールドされた出力が
端子７に得られることになる。従ってノイズレベルはサ
ンプリングされずその間の雑音Ｎが除去されるものであ
る。‐ところで、上述のメモリ回路２には結晶欠陥の有
無に対応した内容が記憶されているものであるが、この
メモリ内容は通常絵素毎における結晶欠陥の有無である
。

従って、今仮に第３図で示すように水平方向にＮＨの絵
素数を有し、垂直方向にはＮｖの絵素数を有するような
ＣＣＤＩを考えた場合、ＮＨ・Ｎｖ（ビット）のメモリ
容量を有したメモリ回路２を必要とする。通常のテレビ
画像と同一の画像を得ようとするにはＮ一が３００〜５
０の固Ｎｖが２００〜３０の固程度必要であるから、従
釆例では大容量のメモリ回路２を必要とする。そのため
、このように構成した場合にはメモリ回路２が高価とな
り、この種固体撮像装置を安価に提供し得ない欠点を有
する。

本発明はこのような点に鑑み、特に小容量のメモリ回路
を使用しても充分実用に供せしめ得るようにしたもので
ある。

即ち、本発明に於いてはメモリ回路２を第１のメモリ素
子Ｍｖと第２のメモリ素子ＭＭとで構成し、半導体素子
の垂直方向に存在する結晶欠陥部分の有無をこの第１の
メモリ素子Ｍｖにて記憶すると共に、この結晶欠陥部分
を記憶した垂直方向に於けるその水平方向の結晶欠陥位
置を第２のメモリ素子ＭＨにて記憶し、これら両メモリ
出力にて猿像出力Ｓ。

を制御するようにしたものである。つまり第１のメモリ
素子Ｍｖに複数の水平走査線上に対応する水平走査線位
置に結晶欠陥が有るか無いかを記憶させる。これに対し
、第２のメモリ素子ＭＨには第１のメモリ素子Ｍｖで記
憶された出力のうちで特に結晶欠陥のある水平走査線と
して記憶された水平走査線に於ける欠陥情報を絵素毎に
記憶させるようにしたものである。そのため第１のメモ
リ素子ＭＨは水平走査線の数だけビット数が要る。

即ちＭｖビットのメモリ素子である。これに対し、第２
のメモリ素子ＭＨは製品（固体カメラ）として許容し得
る最大結晶欠陥数Ｎｏにて決まる。つまりＭＨビットの
単位メモリがＮ。本必要となる。ただし同一水平走査線
に数個の結晶欠陥が存在する場合にはそれだけ単位メモ
リの数Ｍｏは少なくなるが、実際の結晶欠陥数とは係り
なく最大結晶欠陥数Ｎｏだけ単位メモリとして用意して
おいても勿論差し支いない。以下本発明による雑音除去
回路の一例を詳細に説明するも、説明の便宜上本例では
第４図で示すようなＣＣＤＩを考える。即ち説明の便宜
上水平方向には７個の絵素数が存在し垂直方向は５個の
絵素が存在するようなＣＣＤを考慮する。そして図に示
す符号“１’’は結晶欠陥が存在する個所を便宜的に示
してある。又以下説明する例では奇数、偶数フィールド
を区別せず説明してある。そして水平走査線をＶｏ〜Ｖ
４で表わし、同様に水平方向に於ける絵素の位置を比〜
日６で表わす。第４図に示すＣＣＤの場合では合計３個
の結晶欠陥が存在する場合である。従ってこの結晶欠陥
の状態を記憶させるには次のようにすればよい。先ず第
５図Ａで示すように第１のメモリ素子（この例ではＲＯ
Ｍ）Ｍｖとして水平走査線数だけのビット数のメモリ素
子を用意する。この例に於いては５ビットである。結晶
欠陥がある部分は論理“１”として記憶させるものとす
ればＶｏ〜Ｖ４の各水平走査線に対応したメモリ内容は
同図Ａの如くなる。一方第２のメモリ素子（ＲＯＭ）Ｍ
Ｈは結晶欠陥の存在する部分の欠陥情報のみ記憶させる
ものであるから、この例に於いては第２水平走査線Ｖ，
と、第４水平走査線Ｖ３に夫々結晶欠陥が存在するため
合計２個の単位メモリＭ，，Ｍ２を用意すればよい。

単位メモリＭ，には第２水平走査線Ｖ．に相当する水平
走査方向に於ける絵素毎の結晶欠陥の有無が第１のメモ
リ素子Ｍｖに記憶したと同様の方法にて記憶される。こ
の例では２番目の絵素Ｈ，に結晶欠陥が存在するため単
位メモリＭ，には第５図Ｂで示すような内容が記憶され
る。同様に次の単位メモリＭ２は水平走査方向に向って
合計２個の結晶欠陥が存在するため図のような内容で順
次記憶されるものである。第６図はこのように構成され
た第１及び第２のメモリ素子Ｍｖ，ＭＨを夫々駆動する
ための回路系である。

図に於て２は被写体、３は光学系である。そして１０は
第１のメモリ素子Ｍｖを駆動するためのアドレスカウン
タ、同様に１１は第２のメモリ素子ＭＨを駆動するため
のアドレスカウンタである。アドレスカウンタ１０はそ
のカウントアップ／ぐルスとして水平同期信号ＨＤに同
期した駆動パルスＰＨ（第７図Ｂ参照）が供給されると
共に、リセットパルスとして垂直同期信号ＶＤ（第７図
Ａ）が夫々供給される。

駆動パルスＰＨの供給によって第１のメモリ素子Ｍｖは
１水平走査婦間毎に順次その内容が出力されるから、第
Ｔ図Ｃで示すような内容の出力が順次得られる。結晶欠
陥が存在する部分に対応したメモリ出力ＳＭｖは上述し
たように論理“１”として書き込まれている関係上この
第１のメモリ素子Ｍｖかち得られるメモリ内容を信号的
に書き表わしたならば第７図Ｄで示すようになる。ここ
でアドレスカウンタ１０を駆動するパルスＰＨとメモリ
出力ＳＭｖとの間にはヶｖなる時間遅れがある。

メモリ出力ＳＮｖと駆動パルスＰＨとはアンド回路１２
に供給され、そのァンド出力Ｐ？（第７図Ｅ）は第２の
メモリ素子ＭＨに設けられたアドレスカウンタ１１に対
するトリガパルス（カウントアップパルス）として供給
される。

従って第２のメモリ素子ＭＨに設けられたシフトレジス
タ１４にはトリガパルスＰＴの供給によって、その内容
が変わる。最初のトリガパルスＰ７が得られればそれよ
り応答時間７日だけ遅れて第７図Ｆで示すようなメモリ
内容がシフトレジスタ１４に供Ｖ給されるものである。
従ってシフトレジスタ１４に対し、ＣＣＤ２の水平シフ
トレジス外こ供給されるサンプリングパルスに同期した
パルスＰｓを供給すれば、そのサンプリングパルスＰｓ
の供給状態に応じてメモリ出力ＳＭＨが順次読み出され
るものである。続いて、第１のメモリ素子Ｍｖのメモリ
出力ＳＮｖの供給されているナンド回路１６にはメモリ
出力ＳＭＨが供給され、それがためメモリ出力ＳＭＨは
第７図で示すように期間Ｔ・，Ｌのみ出力される。

メモリ出力ＳＭは第５図Ｂの論理内容であり、期間Ｔ，
に於ては第７図日で示すようなメモリ出力ＳＭ，となる
。同様に期間Ｔ２に於いてはＳＭ２のメモリ出力が得ら
れるからナンド出力は第７図１のようになる。このナン
ド出力ＳＭＨはサンプリングパルスＰｓを遅延回路１７
にて所定時間だけ遅延したパルスＰｓ′と共に第２図で
示したアンド回路５に供給される。そのため第７図１で
示すように論理化０”のメモリ出力ＳＮ，又はＳＭ２が
得られた時点に於いてはサンプリングパルスＰｓｏが得
られず、その時点ではサンプリング動作が行われない。
結局従来と同様結晶欠陥の存在する部分に対応した撮像
出力中より雑音パルスＮを除去することができるもので
ある。以上説明したように本発明に於いてはメモリ回路
として第１及び第２のメモリ素子Ｍｖ，ＭＮを用意し一
方のメモリ素子Ｍｖには水平走査線上に対応する水平走
査位置の結晶欠陥の有無を記憶させると共に、第２のメ
モリ素子ＭＨに於いては結晶欠陥の存在する水平走査線
上の欠陥情報のみを記憶させるようにしたものであるか
ら、メモリ容量の大中な削減を図りうる大なる特徴を有
する。

このように小容量のメモリ素子にても充分裏用になると
いうことはこの種固体綾像装魔を極めて安価に礎成し得
る実益を伴うものである。特にこの種団体撮像装置をカ
ラーの綾像菱魔として構成する場合に於いては例えばＲ
、Ｇ、８の３色に夫々対応して同機な回路構成をとる必
要があるため、その場合に於いては結晶欠陥を記憶する
ためのメモリ回路も当然３個必要とする。依ってこのよ
うなカラー固体撮像装置に於いて本発明の雑音除去回路
を適用したならばその効果は顕著に現われるものである
。ところで上述した実施例に於いて第２のメモリ素子Ｍ
けには水平方向の結晶欠陥に対応して絵素毎にその有無
を記憶させるようにした場合であるが、水平方向の位置
をコ−ド化し、結晶欠陥の存在する番地を記憶させるよ
うにしても勿論差支えない。

水平絵素数ＮＨが５０Ｍ固程度のものを仮りに想定した
場合には、これら５０の固の水平走査位置をコード化す
るに必要なビット数は９ビット程度になる。この構成に
よれば最大結晶欠陥数Ｎｏを例えば２０風こした場合で
も、全容量は卵。ビット程度であるから、上述の実施例
よりも更にメモリ容量の大中な低減を図ることができる
。又、上述した実施例は第１のメモリ素子ＭｖをＣＣＤ
に於ける水平走査線に対応した水平走査位置の結晶欠陥
の有無を記憶するための素子として使用した例であるが
、これとは全く逆に構成しても勿論可能である。

即ち水平走査方向に於ける各給素に対応してその結晶欠
陥の有無をこの第１のメモリ素子Ｍｖにて記憶し、同様
に垂直走査方向に於ける結晶欠陥の位置を第２のメモリ
素子ＭＨにて記憶するようにしても勿論可能である。又
、上例では１ワ−ドＮＨビットの単位メモリをＮｏ個用
いて第２のメモリ素子ＭＨを構成したが、１ワードＮｏ
ビットの単位メモリをＮＨ個使用して第２のメモリ素子
ＭＨを構成してもよい。メモリ素子ＭＨ， Ｍｖは揮発
性、不揮発性を問わない。

【図面の簡単な説明】

第１図は欠陥ノイズを含む映像信号の説明図、第２図は
固体撮像装置の雑音除去回路の一例を示す系統図、第３
図はＣＣＤの要部の一例を示す構成図、第４図は本発明
の説明に供する図、第５図は本発明に於いて使用する第
１及び第２のメモリ素子の一例を示す構成図、第６図は
本発明による固体綾像装置の雑音除去回路の一例を示す
系統図、第７図はその動作説明に供する波形図である。 １は固体撮像体（ＣＣＤ）、４はサンプリングホールド
回路、２はメモリ回路、Ｍｖは第１のメモリ素子、ＭＨ
は第２のメモリ素子である。第１図 第２図 第３図 第４図 第５図Ａ 第５図Ｂ 第６図 第７図

Claims (1)

【特許請求の範囲】
1. １ 半導体素子よりなる固体撮像体と、上記半導体素子
   の結晶欠陥部分を記憶するメモリ回路とを有し、このメ
   モリ回路は第１及び第２のメモリ素子からなり、上記半
   導体素子の垂直方向（又は水平方向：以下同じ）に存在
   する上記結晶欠陥部分の有無を上記第１のメモリ素子に
   て記憶し、上記結晶欠陥部分を記憶した位置に於けるそ
   の水平方向の結晶欠陥位置を上記第２のメモリ素子にて
   記憶し、これら両メモリ出力にて上記固体撮像体より得
   られる撮像出力を制御することにより上記撮像出力中よ
   り上記結晶欠陥に基づく雑音成分を除去するようにした
   ことを特徴とする固体撮像装置の雑音除去回路。