JPS60132481A - 静止画信号受信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、テレビジョン信号の垂直帰線期間中に重畳し
て送られてくる静止画信号を受信し、受像管上に文字や
図形などの静止画像を映出する静止画信号受信装置に関
するものである。

〔発明の背景〕

テレヒション電波を利用して、通常のテレビジョン信号
には妨害を与えることなく、文字や図形などの静止画情
報を送る静止画放送方式についていくつか知られている
。この静止画放送方式は、テレビジョン信号の垂直帰線
消失期間（以下ＶＢＬ期間と略す）内の１水平走査期間
（以下１Ｈと略す）に数番組の静止画情報を多重して挿
入し、受信側ではこれらの番組の中がら必要な静止画情
報を選んでフィールドメモリ回路に蓄積し、これを読み
出してテレビジョン受像機上に表示するというものであ
る。この静止画放送方式の代表的なものとしては、ＮＨ
Ｋ総合技研によって発表された静止画放送０方式（文字
放送方式）がある。（テレビジョン学会テレビジョン方
式・回路油質１１−４．昭４９−８−２２．「文字情報
のテレビ多重方式」参照）。以下、上記静止画放送ａ方
式の信号形式と受信機の概略について述べる。

第１図に、静止画放送０方式における信号波形を示す。

同図（ａ）は標準テレビジョン信号の■ＢＬ期間の第２
０番目の水平走査期間（以下筒２ＤＨと略す）に静止画
放送信号を多重化した場合の信号波形を示し、同図（ｂ
）は第２０Ｈ内の静止画放送信号の詳細波形図を示す。

静止画放送信号は、第１図（ａ）に示すように、標準テ
レビジョン信号のＶＢＬ期間に多重され、その位置は、
最初のフィールドでは第２ＤＨで、次のフィールドでは
第２８３Ｈである。この静止画放送信号は、ＶＢＬ期間
内にあるので普通のテレビジョン受像機の画面に現われ
ない。

また、第１図（ｂ）に示すように、静止画放送信号は識
別信号１４ビツト及び静止画情報信号２４０ビツトから
なり、伝送速度はテレビジョンの色副搬送波周波数（以
下ｆ８と略す）　３．５８ＭＨ。

の、それぞれ２１５，８１５倍の周波数である。

したがって１ビツトあたり、それぞれ０．７０μｓ。

０１７μｓとなり、１Ｈ中、識別信号が約９８μＳ１静
止画情報信号が約４１９μｓとなり、静止画放送信号全
体では約５１７μｓの時間を占める。なお、静止画放送
信号は標準テレビジョン信号の白しヘルヲＭ　理”１　
”、ペデスタルレベルを論理″０″とした通常の２進パ
ルス符号で形成されている。

識別信号は常に、論理レベル″１　”の静止画放送信号
の始まりを示す信号開始識別信号（以下ＳＴＸと略す）
１ビツト、静止画消失識別信号１ビツト、静止画情報信
号の種類を示す番組識別信号４ビツト及び受像管上の表
示位置を指定する走査線番号識別信号８ビツトから構成
される。また、静止画ｆＩｔ報信号は文字や図形などの
パターン情報がそのまま伝送されてきており、同一番組
を到着順に２００ライン並べると１画面分の文字図形が
再生されるようになっている。

第２図に上記信号を受信する従来受信機の構成を示す。

第２図において、１はアンテナ、２はチューナ、３は中
間周波増幅部、４は包絡線検波部、５は映像信号処理部
、６は偏向部、７は受像管である。以上１から７までは
、従来のテレビジ目ン受像機にあるブロックと全く同じ
機能のブロックである。

８は切換スイッチ、Ａは静止画受信部入力端子、Ｂは静
止画受信部出力端子、１０は静止画受信部である。１１
は静止画放送信号抜取回路、１２はフィールドメモリ回
路、１ろは混合回路、１４は制御回路、１５は同期再生
回路、１６はタイミング信号発生回路、１７は操作盤、
２１はバッファメモリ回路である。

アンテナ１に到来したテレビジョン放送電波はチューナ
２で選局され、中間周波信号に変換されたのち中間周波
増幅部３で増幅される。増幅された中間周波信号は包絡
線検波部４で検波され、映像信号となって切換スイッチ
８と静止画受信部１０の入力端子Ａに供給される。入力
端子Ａより入力された映像信号は、同期再生回路１５．
静止画放送信号抜取回路１１及び混合回路１３に供給さ
れる。同期再生回路１５では、映像信号から垂直同期信
号や水平同期信号や色副搬送波信号を再生し、タイミン
グ信号発生回路１６へ供給する。タイミング信号発生回
路１６では、これらの信号を基にして、静止画放送信号
が多重されている水平期間のみ発生するパルスや、２１
５ｆｓや８１５ｆｇの周波数のクロックパルスなど、静
止画受信部１０において必要な各種のタイミングパルス
を発生し、他の回路へ供給する。また、静止画放送信号
抜取回路１１では、入力された映像信号より第１図（ｂ
）で示した静止画放送信号のみを抽出する。抽出された
静止画放送信号は、バッファメモリ回路２１に供給され
て記録されると同時に、制御回路１４にも供給される。

制御回路１４では、静止画放送信号の中から操作盤１７
で選択された番組の識別信号をもつ信号だけ選択し、バ
ッファメモリ回路２１から読み出す。そして、その中の
静止画情報信号のみを、走査線番号識別信号によって指
定される表示位置に対応するフィールドメモリ回路１２
の記憶領域へ記録するように制御する。同時に、制御回
路１４では、静止画消去識別信号に従って表示された静
止画の消去などの制御も行なう。フィールドメモリ回路
１２は静止画情報信号を１画面分記憶するディジタルメ
モリから構成され、通常ランダムアクセスメモリ（以下
ＲＡＭと略す）やシフトレジスタが用いられ、容量が４
８０００　（２４０Ｘ２００）ビットある。フィールド
メモリ回路１２に記憶された静止画情報信号は、テレビ
ジョン画面の走査に同期して読み出され、混合回路１６
で入力された映像信号の同期信号部分と重ね合わされて
、静止画を表示する映像信号となる。

この静止画を表示する映像信号は出力端子Ｂを経て切換
スイッチ８に出力される。切換スイッチ８では、ａ側に
接続されると通常の映像信号が選択され、ｂ側に接続さ
れると静止画を表示する映像信号が選択される。選択さ
れた映像信号は映像信号処理部５及び偏向部６に供給さ
れ、それぞれ信号処理されて、受信管７に通常の映像画
面又は静止画の映像画面を再現する。

以上が従来受信機の概略である。

このような受信機においては、制御回路１４の構成が複
雑なため回路規模が非常に大きくなる欠点をもっていた
。

〔発明の目的〕

本発明の目的は、上記欠点を除くために中央演算処理回
路を用いた場合に、静止画信号に同期して前記中央演算
処理回路への静止画信号の目的の信号が正確に取り込ま
れ、演算処理が行なえるようにすることにある。

〔発明の概要〕

上記目的達成のために、本発明では、中央演算処理回路
を設けて、バッファメモリ回路とフィールドメモリ回路
とをそれぞれ独立の回路として構成することにより、制
御回路の機能をすべて中央演算処理回路で行って、バッ
ファメモリ回路からフィールドメモリ回路への静止画信
号の受け渡しを制御すると同時に、文字や絵を静止画に
挿入したり、拡大して表示したりすることを可能にする
。さらに上記中央演算処理回路での処理を静止画信号に
完全に同期させるために１静止画信号の到来を検知する
手段を設け、静止画信号の到来ごとに中央演算処理回路
に割り込みをかけるようにした。

〔発明の実施例〕

以下、本発明の具体的な実施例を図面とともに説明する
。

第３図は本発明の実施例を示すブロック図であり、前述
の静止画受信部１Ｏに本発明を適用した場合のブロック
図である。第５図において第２図と同一部分には同一符
号を以て示しである。また、１８は中央演算処理装置（
以下ｏｐＵと略す）、１９は静止画信号到来検知回路、
２０は操作盤、１７からｏｐυ１８への信号を受け渡し
する操作盤インターフェース回路、２２はバッファメモ
リクロック回路、２３はフィールドメモリクロック回路
、２４は０ＰＵ１８が実行する命令を記憶するプログラ
ムメモリ回路、２５はデータライン、２６はアドレスラ
インである。

本構成を用いることにより、第２図の従来受信機におけ
る制御回路２４の機能をすべてｏｐＵ１８で行なうこと
が可能になると同時に、バッファメモリ２１とメインメ
モリ１２がＯＰＵ１８のデータラインを介して独立に接
続されているため、他の装置を簡単に接続可能となる。

以下、第３図の装置の動作を第４図及び第５図を用いて
詳細に説明する。第４図及び第５図は、第３図の回路ブ
ロックを更に詳細な回路で構成した場合の回路ブロック
例であり、同一部分には同一符号を以て示しである。第
４図において、２７はフリッフロップ（以下ＦＦと略す
）回路、２８はノット　（以下ＮＯＴと略す）回路、２
９はアナログ信号を２値ディジタル回路に変換するＡ−
Ｄ変換回路、３０〜６２はアンド（以下ＡＮＤと略す）
回路、３６はオア（以下ＯＲト略ス）回路、６４は２５
４ビツトシフトレジスタ、６５はアドレスデコーダ回路
を示す。また、第５図において、３６．３７けＮＯＴ回
路、３８〜４４はＡＮＤ回路、４５は４８０００ビツト
のランダムアクセスメモリ　（以下ＲＡＭと略ず）、４
６はＯＲ回路、４７はラッチ回路、４８はアドレスデコ
ーダ回路である。

第３図において、静止画受信部入力端子Ａより入力する
映像信号は第２図の場合と同様に、静止画放送信号抜取
回路１１、同期再生回路１５、混合回路１６に出力され
る。静止画放送信号抜取回路１１では、入力された映像
信号をＡ−Ｄ変換回路２９に２値ディジタル信号に変換
してＡ　Ｎ　Ｄ回路３０に出力し、そこでタイミング信
号発生回路１６から入力される第２０Ｈ及び第２８３Ｈ
のパルスによって２値ディジタル信号をゲートし、静止
画放送信号のみを抽出する。抽出された静止画信号は、
静止画信号到来検知回路１９とバッファメモリ回路２１
に出力される。

一方、バクファメモリロック回路２２では、第２８３Ｈ
だけＡＮＤ回路３２のゲートを開き、タイミング信号発
生回路１６から供給される１Ｈあたり２５４ビツトのク
ロックパルスをＯＲ回路３３を経てバッファメモリ回路
２１内の２５４ビツトシフトレジスタ３４に出力する。

したがって、到来した静止画信号は、第１図（ｂ）に示
すようなビット構成でそのままバッファメモリ回路２１
内の２５４ビツトシフトレジスタ３４に記憶される。

また、第２ＤＨ及び第２８３Ｈ以外の区間（時間）では
、次のような順序に従って０ＰＵ１８のデータライン２
５にパーラフアメモリ回路２１に記憶された静止画信号
が出力される。すなわち、タイミング信号発生回路１６
からの第２０）１及び第２８３Ｈだけ出力されるパルス
は、検知回路１９のＮＯＴ回路２８によって反転されて
ＦＦ回路２７のリセット入力に出力され、その期間だけ
ＦＦ回路２７のリセットを解く。ＦＦ’回路２７のセッ
ト入力には到来した静止画信号が入力されるので、通常
約１ＭだけＦＦ回路２７はセットされ、第２０Ｈ又は第
２８３Ｈの終りでリセットされる。このＦＦ回路２７の
正論理の出力信号は、そのまま検知回路１９の出力信号
であり、０ＰＵ１Ｂに割り込み信号として出力される。

この時、簡単には第２０Ｈ及び第２８３Ｈだけ出力され
るパルスを０ＰＵ１８に出力してもよいが、上記のよう
な構成をとることで静止画信号の到来を正確に知ること
ができる。

０ＰＵ１８では、ＦＦ回路２７の正論理の出力信号の立
上りによって静止画信号の識別信号の判断を開始する。

ずなわち、０ＰＵ１８はアドレスライン２６にアドレス
デコ−ダ回路３５が定められている、あるアドレスを出
力する。

回路３５ではこのアドレスをデコードし、ＡＮＤ回路６
１とＯＲ回路３６にデコードパルスを出力する。０Ｒ３
３に入力されたパルスはそのｔ　ｔ　バッファメモリ回
路２１の２５４ビツトシフトレジスタ６４のクロックパ
ルスとして加えられ、記憶内容の１ビツトを読み出す。

読み出された記憶内容はＡＮＤ回路３１に出力されるが
、この時ＡＮＤ回路３１のもう一方の入力には前記デコ
ードパルスが加えられているので、記憶内容がそのまま
０ＰＵｊ８のデータライン２５に出力される。以上の動
作を繰返して、０ＰＵ１８は静止画信号中の識別信号の
各ビットを次々と読込むことができる。読込まれた識別
信号は、操作盤１７から操作盤インターフェース回路２
０を経てデータライン２５に入力される番組選択信号と
比較され、操作盤１７で選択した番組であるかどうか判
断される。到来静止画信号が選択した番組でなかった場
合には、０ＰＵ１８は次に静止画信号の到来が検知され
るまで待機する。しかし、到来静止画信号が選択した番
組であったならば、静止画消去識別信号が論理″１″で
あるかどうかを判断し、論理″１”の場合にはフィール
ドメモリ回路１２の記憶内容の全てを消去する。そして
、メモリ回路１２の記憶領域で走査線番号識別信号８ビ
ツトの指定する走査線位置に対応する部分に、到来した
静止画情報２４０ビツトを転送する。

一方、フィールドメモリ回路１２の構成例は第５図に示
されているが、この例では記憶された静止画情報がテレ
ビジョン画面に表示される期間は、フィールドメモリで
ある４８０００ピツ）ＲＡＭが０ＰＵ１８と切り離され
る構成となっている。すなわち、タイミング信号発生回
路１６から出力される表示中だけ論理″ａ″となるディ
スプレイパルスは、論理″Ｄ″区間においてＡＮＤ回路
４２．４４のゲートを閉じ、ＮＯＴ回路５７で論理反転
され、ＡＢＩＤ回路４３のデー。

トを開く。このため、タイミング信号発生回路１６から
出力されるアドレスパルスがＡＮＤ回路４３．ＯＲ回路
４６を経て４８０００ビットＲＡＭに出力される。また
、同様にＮＯＴ回路３６を介して接続されているＡＮＤ
回路３９のデー。

トも開かれるが、ＡＮＤ回路３８，４０．４１のそれぞ
れのゲートは、ＡＮＤ回路４４の出力信号が論理″０”
なので閉じられる。したがって、ＡＮＤ回路４１の出力
論理″０″によって４８０００ピツ）ＲＡＭはリード状
態に定められ、タイミング信号発生回路１６から出力さ
れるアドレスパルスの変化に応じて次々に記憶内容が読
み出され、読み出された記憶内容はＡＮＤ回路３９を経
てフィールドメモリ回路１２から出力される。

次に、ディスプレイパルスが論理″１″の場合には、逆
にＡＮＤ回路３９．４３のゲートが閉じられ、ＡＮＤ回
路４２．４４のゲートが開かれる。

また、０ＰＵ１８のアドレスライン２６にはアドレスデ
コーダ回路４８が、データライン２５にはラッチ回路４
７がそれぞれ接続され、アドレスデコーダ回路４８の出
力はＡＮＤ回路４４とラッチ回路４７へ、ラッチ回路４
７の出力はＡＮＤ回路４２へそれぞれ接続されている。

このため、０ＰＵ１８がアドレスライン２６にアドレス
デコーダ回路４８がホめられている成るアドレスを出力
した時、同時にデータライン２５に出力されるデータが
そのままランチ回路４７でラッチされ、ＡＮＤ回路４２
．ＯＲ回路４６を経て４８０００ピツ）ＲＡＭへ出力さ
れる。また、同時にＡＮＤ回路４４の出力信号が論理”
１”となるため、ＡＮＤ回路３８，４０．４１のそれぞ
れのゲートは開かれる。したがって、０ＦＵ１８は４８
０００ピツ）　ＲＡ　Ｍ　４５を制御可能となり、アド
レスデコーダ回路４８が定められている成るアドレ・ス
をアドレスライン２６に、ＲＡＭ４５中の内容の変更し
たいビットのアドレスをデータライン２５で指定し、同
時にＡＮＤ回路４１に接続されたデータライン２５に、
指定したビットの内容を読むのか又はそこに書き込むの
かを示すことができる。また、指定したビットに書き込
む情報はＡＮＤ回路４１に接続されたデータライン２５
に示ずことができ、読み出された情報はＡＮＤ回路５８
に接続されたデータライン２５に示される。したがって
、この期間に静止画情報信号２４０ビツトの転送が可能
である。

なお、以」―の説明では、４８０００ビットＲＡＭのア
じレスの設定と、読み出し書き込みの指定などを同時に
行なうこととして説明したが、それには、アドレス設定
に１６ビツ）、読書指定に１ビツト、書き込み読み出し
情報に２ビツトと計１９ビット以上を並列に処理できる
０ＰＵが必要である。しかし、ランチ回路４７にラッチ
する回数を２回またはろ回とすると、広く使用されてい
る１６ビソトまたは８ビット並列処理のＯＰＵも十分使
用することができる。

以上述べたように、到来した静止画信号が選択された番
組であった場合には、タイミング信号発生回路１６から
出力されるディスプレイパルスが論理″１”の間に、０
ＰＵ１８がバッファメモリ回路２１に記憶された静止画
情報信号２４０ビツトをフィールドメモリ回路１２に転
送するように制御する。この時、０ＰＵ１８にはタイミ
ング信号発生回路１６から出力されているディスプレイ
パルスも供給されているので、フィールドメモリ回路１
２に静止画情報信号を転送して良いのかどうかも判別で
きる。このよりな０ＰＵｉＢの行なう動作はすべてプロ
グラムメモリ回路２４に命令として記憶されている。

また、第２図の場合と同様に同期再生回路１５は各種テ
レビ同期を再生してタイミング信号発生回路１６に供給
し、タイミング信号発生回路１６では、以上述べた第３
図、第４図、第５図の回路で必要な各種のタイミング信
号を発生する。次にディスプレイパルスが論理“０″の
間には、フィールドメモリ回路１２から静止画情報信号
が読み出され、第２図の場合と同様に混合回路１３で静
止画を表示する映像信号に変換されて、静止画受信部出
力端子Ｂに出力される。

以上が第３図で示した装置の動作の詳細であるが、第４
図、第５図はあくまで構成の一例であって、これに限っ
たものではない。例えば、バッファメモリ回路２１をフ
ィールドメモリ回路１２で用いたと同様の構成とし、２
５４ビット以上記憶できるＲＡＭを用いてもよい。また
、プログラムメモリ回路２４をフィールドメモリ回路１
２と兼用して０ＰＵ１Ｂとフィールドメモリが切り離さ
れない構成とし、静止画情報信号をデータとしてプログ
ラムメモリ回路２４に記録し、直接メモリアクセスで読
み出し、読み出した並列データを直列データに変換して
、混合回路１５に供給しても同様の機能を持たせること
が可能である。

〔発明の効果〕

以上、本発明によれば、静止画信号受信装置において汎
用の中央演算処理回路を用いた場合にも、静止画信号の
到来を正確に知ることができ、中央演算回路で正確な処
理が行なえる。

【図面の簡単な説明】

第１図（ａ）及び（ｂ）は静止画放送方式の一例である
ＮＨＫ静止画放送０方式におけるテレビジョン信号の信
号波形図、第２図は従来の静止画放送受信機のブロック
図、第３図は静止画放送受信機内の本発明を適用した静
止画信号受信部のブロック図、第４図及び第５図は第３
図の回路プ四ツクを更に詳細な回路で構成した場合の一
例を示す回路ブロック図である。 １：アンテナ ２：チューナ ３：中間周波増幅部 ４：包絡線検波部 ５：映像信号処理部 ６：偏向部 ７：受像管 １０：静止画受信部 １１：静止画放送信号抜取回路 １２ｚフィールドメモリ回路 １４：制御回路 １６：タイミング信号発生回路 １日：中央演算処理装置 ２１：バッファメモリ回路 ２５：データライン ２６：アドレスライン ３４：２５４ビツトシフトレジスタ ３５ニアドレスデコ一ダ回路 ４６７４８０００ビットＲＡＭ ４７：ラッチ回路 ４８ニアドレスデコ一ダ回路 代理人弁理士　高　橋　明　夫 第４図 １８ 躬５図

Claims (1)

1. 【特許請求の範囲】 １、　テレビジョン信号に多重して伝送される静止画信
   号を受信する静止画信号受信装置において、前記テレビ
   ジョン信号に含まれる同期信号に同期して前記テレビジ
   ョン信号から前記静止画信号を取り出す静止画信号抜取
   手段と、処理手順を予め記憶させておくプログラム蓄積
   回路と、前記静止画信号抜取手段に接続され、前記静止
   画信号抜取手段により取り出された静止画信号を一時的
   に記憶する補助記憶手段と、表示画面に表示される情報
   を記憶する主記憶手段と、前記プログラム蓄積回路につ
   ながれ前記プログラム蓄積回路に記憶された予め定めら
   れた処理手順に従い前記補助記憶手段に記憶した静止画
   信号を読み出し、表示画面に表示される情報として前記
   主記憶回路に書き込む中央演算処理回路と、前記静止画
   信号抜取手段につながれ、前記静止画信号抜取手段の出
   力に応じて前記中央演算処理回路への割込み信号を発生
   し、前記中央演算処理回路へ供給する静止画検知手段を
   有することを特徴とする静止画信号受信装置。 ２、特許請求の範囲第１項において、前記中央演算処理
   回路は、順次伝送されて来る静止画信号から所望の番組
   の静止画信号を選抜する選抜信号を発生する番組選抜手
   段が接続され、前記割込信号に応じて、受信した静止画
   信号の番組と前記選抜信号の示す番組の一致を判定する
   判定手段を備え、前記判定手段で一致と判定した場合に
   前記補助記憶手段に記憶した静止画信号を読み出し前記
   主記憶手段に書き込むことを特徴とする静止画信号受信
   装置。