JPS6013071B2 - 固体表面の蝕刻構造の製作方法 - Google Patents

固体表面の蝕刻構造の製作方法

Info

Publication number
JPS6013071B2
JPS6013071B2 JP51096889A JP9688976A JPS6013071B2 JP S6013071 B2 JPS6013071 B2 JP S6013071B2 JP 51096889 A JP51096889 A JP 51096889A JP 9688976 A JP9688976 A JP 9688976A JP S6013071 B2 JPS6013071 B2 JP S6013071B2
Authority
JP
Japan
Prior art keywords
layer
mask
solid surface
sputtering
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51096889A
Other languages
English (en)
Other versions
JPS5224946A (en
Inventor
ヘツプナー ヨアヒム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS5224946A publication Critical patent/JPS5224946A/ja
Publication of JPS6013071B2 publication Critical patent/JPS6013071B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Description

【発明の詳細な説明】 この発明は固体表面にマスクを置き、イオン照射によっ
て固体とマスクの材料を飛散させて除去することにより
固体表面に蝕刻構造を製作する方法を対象とする。
固体表面に高速度イオン照射して所定の形の凹みを作る
ことができることは雑誌“ＪｏｕｍａｌｏｆＮねｔｅｒ
ｉａｌｓＳｃｉｅｍｅ”、第４巻（１９６ｇ王）５６ペ
ージ以下に記載されている。
この場合入射イオンと固体原子との原子衝突により固体
材料が取り除かれ、イオンで照射された面が削られる速
度は照射イオンの質量とエネルギー、固体の構成要素の
質量およびイオン流の入射方向に大きく関係する。これ
については雑誌“Ｊｏｍ脇ｌ ｏｆ ＡｐｐｌｉｅｄＰ
ｒｌｙｓｉｃｓ”、第３畔蓋（１９５９）、１７６２ペ
ージ以下に詳細な説明がある。フランス特許第１５０８
４６３号明細書および西ドイツ特許第２１１７１９ｙ号
明細書により固体表面にイオンエッチングによって所定
の構造を作る際エッチングマスクを使用し、このエッチ
ングマスクとして感光塗料膜を固体表面にとりつけるこ
とが公知である。所定のマスク形状は写真蝕刻法によっ
て作り、感光塗料膜で覆われていない固体表面部分のエ
ッチングはイオン照射による。これによってエッチング
マスクの輪郭形状が団体表面に投射される。イオンエッ
チングに際して感光塗料マスク材料もイオン照射の影響
を受ける。その結果エッチングによって固体表面に作ら
れる凹所の緑端面は固体表面に垂直ではなく固体表面に
対して約６００鏡いた斜面となる。この効果は続く工程
で固体表面に設けられる眉が垂直縁端面の場合よりも固
体表面によく接着する点では望ましいものであるが他方
感光塗料マスクの緑端面がイオンエッチングによって削
られその形状寸法夕が変化する。その結果イオン照射に
よって固体表面に形成された構造寸法は感光塗料マスク
層に作られた構造寸法よりも大きくなる。この寸法変化
はある程度までしか感光塗料層構造の寸法規定によって
打消すことができない。これは写真蝕刻によって感光塗
料層に作られた構造は光照射の際に発生する回折現象の
ためある最小間隔以下とすることができないことに塞く
ものである。金属マスクを使用し、イオンエッチングの
際周囲の雰囲気にマスクの金属のエッチング速度を低下
させる反応性ガスを加えることによってイオンエッチン
グに使用する感光塗料マスクの寸法変化をある程度まで
避けることができる。しかしこの場合にはイオンエッチ
ングによる縁端面傾斜角は６０ｏにはならずほぼ垂直と
なる。従ってこの蝕刻構造上に一つの層を一様な厚さに
蒸着する場合には垂直緑端面部分で層が剥離する欠点が
ある。この発明の目的は使用された蝕刻マスクに対比し
て蝕刻構造に寸法欠陥を生ずることがなく蝕刻構造緑端
面を傾斜面とすることができる方法を提供することであ
る。
この目的はスパッタリング速度が異る複数の材料層がそ
のスパッタリング速度の順に重ねられたマスクを使用し
、そのスパッタリング速度が高い層を固体表面側に置く
ことによりイオンエッチング中マスク材料のスパッタリ
ング速度を上昇させるようにすることによって達成され
る。
この発明の方法ではイオンエッチングの途中でマスクの
エッチング速度を上昇するためスパッタリング速度の異
なる複数の層から成るマスクを使用し、このマスクのス
パッタリング速度の高い層が固体表面にあるように置く
。
これによってイオンエッチングの最初の段階では固体の
スパッタリング速度の方がマスクのスパッタリング速度
より大きく固体表面構造は垂直緑端面を持つ。蝕刻マス
クの第一層がイオン衝撃によって取り去られマスクの第
二層がイオン照射されるようになると蝕刻マスクのスパ
ッタリング速度の方が大きくなる。その結果貧虫刻マス
ク構造の縁端面と固体表面に作られた凹みの縁端面が額
斜面となる。固体表面構造の縁端面の傾斜角はマスク層
のスパッタリング速度によって決定される。第二の蝕刻
段階ではマスク寸法の損失が起るが、それによる蝕刻構
造寸法と始めの蝕刻マスクの寸法との間の差異は無視し
得る程度に小さい。この発明の方法を実施する際使用す
る餌刻マスクは一つの金属層と一つの有機材料層特に感
光塗料層から構成することができる。
金属層は感光塗料層よりもスパッタリング速度が低い。
金属層に対しては山、Ｔｉ、Ｃｒ、Ｍｎ、Ｍｏ、Ｔａ、
Ｚｒ、Ｖが特に適している。他の実施例においては蝕刻
マスクの二つの層がスパッタリング速度の異る金属から
成る。
この場合スパッタリング速度の高い層には山を使用し、
スパッタリング速度の低い層にはＴｉ、Ｃｒ、Ｖ、Ｍｎ
、ＭｏまたはＴａを使用するのが有利である。このスパ
ッタリング速度の低い層に対して周囲の雰囲気中に反応
性ガスを加えることによりそのスパッタリング速度を更
に低下させることができる。アルゴンイオンスパッタリ
ングの場合圧力が約１０‐４Ｔｏｎから約１０汀ｏｒｒ
の間アルゴンガス雰囲気に混合する反応性ガスとしては
圧力１０‐５Ｔｏｒｒから１げ４Ｔｏｎの間の酸素が特
に有効である。
このような酸素添加ではスパッタリング速度の高い金属
例えばＡｇ、ＡｕまたはＡＩのスパッタリング速度はほ
とんど変化しない。反応性ガスとしてはＣＦ４も適して
いる。別の実施例ではマスクがバナジウム層とその上に
重ねたクロム層またはマンジン層とその上に重ねたバナ
ジウム層から成る。クロム層はバナジウム層よりスパッ
タリング速度が低く、バナジウム層はマンガン層よりも
スパッタリング速度が低い。実施例としてシリコン基板
上の二酸化シＩＪコン層に蝕刻構造を作る場合をとる。
この場合第１図と第２図に示すように二層３と４から成
る蝕刻マスクが使用される。シリコン基板１上に二酸化
シリコン層２を作り、この二酸化シリコン層２の上に先
ず感光塗料層３をつけこれを露光し現像して感光塗料層
３に所定の模様を残す。次にこの感光塗料層の上に金属
例えばＴｉを蒸着する。このＴｉ層を次の工程例えば写
真蝕刻工程において化学的にェッチして感光塗料層３上
に同じ形に重り合ったＴｉ肩を残す。金属二重層を使用
する場合にはリフト・オフ法によって二重層マスクを作
る。このようにマスク層を設けた基板にイオンビーム５
を照射するか輸送ガス例えばアルゴンを使用してスパッ
タリングエッチングを行なう。このようなイオンエッチ
ングにより二酸化シリコン層の露出面部分が削られると
同時にマスクの金属も削られるがその速度は二酸化シリ
コンよりも低い。これによって二酸化シリコン層には第
１図に示すように縁端面が基板表面にほぼ垂直である凹
みが作られる。イオンエッチングには２０企Ｖと１２０
企Ｖの間の運動エネルギーに加速したアルゴンイオンを
使用する。スパッタリングによる場合には印加高周波電
圧は５００Ｖ乃至２０００Ｖとする。イオン流密度が地
・ｓ当り１ぴ８イオンのアルゴンイオンビームを使用す
ると厚さ０．５仏仇のＳｉ０２層の除去に約半時間が必
要である。蝕刻マスクの上層としての例えば厚さが０．
１ムｍ程度のＴｉ層をイオンビームで除去してその下の
感光塗料層または金属層例えばＮ層を露出させるとイオ
ンエッチングの進行に伴って緑端面が第２図に示すよう
に煩斜する。
【図面の簡単な説明】
第１図と第２図はこの発明の方法によってシリコン基板
上の二酸化シリコン層に蝕刻構造を作る工程の二つの段
階においての基板断面を示す。 １はシリコン基板、２は二酸化シリコン層、３と４はマ
スク層である。 Ｆｉ９．１ Ｆね．２

Claims (1)

  1. 【特許請求の範囲】 １ スパツタリング速度が異る複数の材料層がそのスパ
    ツタリング速度の順に重ねられたマスクを使用し、スパ
    ツタリング速度が高い層を固体表面側に置くことにより
    イオン照射エツチングの途中でマスク材料のスパツタリ
    ング速度が上昇するようにしたことを特徴とする固体表
    面にマスクを置きイオン照射によって固体とマスクの材
    料を飛散させて除去することにより固体表面に蝕刻構造
    を製作する方法。 ２ スパツタリング速度の低い層として金属層を使用す
    ることを特徴とする特許請求の範囲第１項記載の方法。 ３ イオン照射エツチングに際して周囲の雰囲気内に反
    応性ガスを加えることによって金属層のスパツタリング
    速度を更に低下させることを特徴とする特許請求の範囲
    第２項記載の方法。
JP51096889A 1975-08-18 1976-08-13 固体表面の蝕刻構造の製作方法 Expired JPS6013071B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2536718.4 1975-08-18
DE2536718A DE2536718C3 (de) 1975-08-18 1975-08-18 Verfahren zur Herstellung geätzter Strukturen in Festkörperoberflächen durch Ionenätzung und Bestrahlungsmaske zur Verwendung in diesem Verfahren

Publications (2)

Publication Number Publication Date
JPS5224946A JPS5224946A (en) 1977-02-24
JPS6013071B2 true JPS6013071B2 (ja) 1985-04-04

Family

ID=5954228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51096889A Expired JPS6013071B2 (ja) 1975-08-18 1976-08-13 固体表面の蝕刻構造の製作方法

Country Status (9)

Country Link
US (1) US4092210A (ja)
JP (1) JPS6013071B2 (ja)
BE (1) BE845291A (ja)
CA (1) CA1070264A (ja)
DE (1) DE2536718C3 (ja)
FR (1) FR2321367A1 (ja)
GB (1) GB1513218A (ja)
IT (1) IT1066889B (ja)
NL (1) NL7609175A (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4292384A (en) * 1977-09-30 1981-09-29 Horizons Research Incorporated Gaseous plasma developing and etching process employing low voltage DC generation
US4180432A (en) * 1977-12-19 1979-12-25 International Business Machines Corporation Process for etching SiO2 layers to silicon in a moderate vacuum gas plasma
US4183780A (en) * 1978-08-21 1980-01-15 International Business Machines Corporation Photon enhanced reactive ion etching
US4226666A (en) * 1978-08-21 1980-10-07 International Business Machines Corporation Etching method employing radiation and noble gas halide
US4340276A (en) 1978-11-01 1982-07-20 Minnesota Mining And Manufacturing Company Method of producing a microstructured surface and the article produced thereby
JPS5565365A (en) * 1978-11-07 1980-05-16 Nippon Telegr & Teleph Corp <Ntt> Pattern forming method
US4275286A (en) * 1978-12-04 1981-06-23 Hughes Aircraft Company Process and mask for ion beam etching of fine patterns
US4289574A (en) * 1979-04-30 1981-09-15 Fairchild Camera & Instrument Corp. Process for patterning metal connections on a semiconductor structure by using an aluminum oxide etch resistant layer
US4259145A (en) * 1979-06-29 1981-03-31 International Business Machines Corporation Ion source for reactive ion etching
US4243476A (en) * 1979-06-29 1981-01-06 International Business Machines Corporation Modification of etch rates by solid masking materials
DE3070833D1 (en) * 1980-09-19 1985-08-08 Ibm Deutschland Structure with a silicon body that presents an aperture and method of making this structure
US4326936A (en) * 1980-10-14 1982-04-27 Rockwell International Corporation Repeatable method for sloping walls of thin film material
JPS5775429A (en) * 1980-10-28 1982-05-12 Toshiba Corp Manufacture of semiconductor device
US4344996A (en) * 1980-12-19 1982-08-17 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Surface texturing of fluoropolymers
US4351698A (en) * 1981-10-16 1982-09-28 Memorex Corporation Variable sloped etching of thin film heads
US4362598A (en) * 1981-10-26 1982-12-07 General Electric Company Method of patterning a thick resist layer of polymeric plastic
US4385975A (en) * 1981-12-30 1983-05-31 International Business Machines Corp. Method of forming wide, deep dielectric filled isolation trenches in the surface of a silicon semiconductor substrate
DE3221981C2 (de) * 1982-06-11 1985-08-29 Kernforschungszentrum Karlsruhe Gmbh, 7500 Karlsruhe Verfahren zum Herstellen von aus Trennkörpern mit Abschlußplatten bestehenden Trenndüsenelementen zur Trennung gas- oder dampfförmiger Gemische
US4496419A (en) * 1983-02-28 1985-01-29 Cornell Research Foundation, Inc. Fine line patterning method for submicron devices
US4522681A (en) * 1984-04-23 1985-06-11 General Electric Company Method for tapered dry etching
CA1281307C (en) * 1985-04-01 1991-03-12 Allan R. Knoll Method of plasma etching a substrate with a gaseous organohalide compound
US4655384A (en) * 1985-10-18 1987-04-07 The Babcock & Wilcox Company Method of fabricating fiber-reinforced metal composites
GB8606821D0 (en) 1986-03-19 1986-04-23 Pa Consulting Services Corneal reprofiling
US5091047A (en) * 1986-09-11 1992-02-25 National Semiconductor Corp. Plasma etching using a bilayer mask
US4906594A (en) * 1987-06-12 1990-03-06 Agency Of Industrial Science And Technology Surface smoothing method and method of forming SOI substrate using the surface smoothing method
US4869777A (en) * 1988-12-16 1989-09-26 Ibm Corporation Method for selectively etching the materials of a composite of two materials
US4938841A (en) * 1989-10-31 1990-07-03 Bell Communications Research, Inc. Two-level lithographic mask for producing tapered depth
US5275695A (en) * 1992-12-18 1994-01-04 International Business Machines Corporation Process for generating beveled edges
US5804088A (en) * 1996-07-12 1998-09-08 Texas Instruments Incorporated Intermediate layer lithography
US5881445A (en) * 1997-07-30 1999-03-16 Mauro; George Method of producing micro-apertures in optically flat surfaces and structures when made by the method
FR2794892B1 (fr) * 1999-06-08 2003-06-27 X Ion Procede de gravure de couche mince dielectrique sur substrat de silicium et equipement de mise en oeuvre
US6613243B2 (en) 2000-07-25 2003-09-02 Shipley Company, L.L.C. Method of making a 3-D structure using an erodable mask formed from a film having a composition that varies in its direction of thickness
JP3671854B2 (ja) * 2001-04-05 2005-07-13 松下電器産業株式会社 シリコン系基板の表面処理方法
US7737534B2 (en) * 2008-06-10 2010-06-15 Northrop Grumman Systems Corporation Semiconductor devices that include germanium nanofilm layer disposed within openings of silicon dioxide layer
CN103165416B (zh) * 2011-12-13 2015-09-30 中芯国际集成电路制造(上海)有限公司 用于刻蚀的硬掩膜及其制备方法以及mos器件的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3880684A (en) * 1973-08-03 1975-04-29 Mitsubishi Electric Corp Process for preparing semiconductor
NL7401859A (nl) * 1974-02-12 1975-08-14 Philips Nv Werkwijze voor het vervaardigen van een patroon en of meer lagen op een ondergrond door selijk verwijderen van deze laag of lagen sputteretsen en voorwerpen, in het bijzon- alfgeleiderinrichtingen, vervaardigd met ssing van deze werkwijze.
US3975252A (en) * 1975-03-14 1976-08-17 Bell Telephone Laboratories, Incorporated High-resolution sputter etching
US3986912A (en) * 1975-09-04 1976-10-19 International Business Machines Corporation Process for controlling the wall inclination of a plasma etched via hole

Also Published As

Publication number Publication date
GB1513218A (en) 1978-06-07
DE2536718C3 (de) 1978-04-27
FR2321367A1 (fr) 1977-03-18
DE2536718A1 (de) 1977-02-24
JPS5224946A (en) 1977-02-24
DE2536718B2 (de) 1977-08-25
NL7609175A (nl) 1977-02-22
FR2321367B1 (ja) 1981-01-30
IT1066889B (it) 1985-03-12
CA1070264A (en) 1980-01-22
BE845291A (fr) 1976-12-16
US4092210A (en) 1978-05-30

Similar Documents

Publication Publication Date Title
JPS6013071B2 (ja) 固体表面の蝕刻構造の製作方法
US4530891A (en) Photo-mask blank for use in lithography including a modified chromium compound
US4597826A (en) Method for forming patterns
US4396479A (en) Ion etching process with minimized redeposition
JPS61173251A (ja) フオトマスクの製造方法
US4390394A (en) Method of structuring with metal oxide masks by reactive ion-beam etching
US4657648A (en) Method of manufacturing a mask blank including a modified chromium compound
US4278710A (en) Apparatus and method for submicron pattern generation
JPH06174907A (ja) 金属格子の製作方法
JPH0434144B2 (ja)
JPS6358446A (ja) パタ−ン形成方法
JP2620952B2 (ja) 微細パターン形成方法
JP3132898B2 (ja) 弾性表面波素子の製造方法
JPH06250007A (ja) ブレーズド型回折格子の製造方法
JPH0830764B2 (ja) 回折格子の製造方法
JPH03253802A (ja) 微細加工方法
JP2752022B2 (ja) 微細パターン形成方法
JPH0669185A (ja) フォトマスク
JPS58123711A (ja) 磁気バブルメモリ素子の製造方法
JPS6350018A (ja) Ｘ線マスクの製造方法
JPS6035820B2 (ja) エツチング構体製造のためのカソードスパツタリング方法
JPH0419704B2 (ja)
JPH0366656B2 (ja)
US20030036022A1 (en) Method for producing a self-supporting electron-optical transparent structure, and structure produced in accordance with the method
JPS6081751A (ja) アパ−チヤ絞りとその製造方法