JPS60124971A - 電界効果形トランジスタ - Google Patents
電界効果形トランジスタInfo
- Publication number
- JPS60124971A JPS60124971A JP23314583A JP23314583A JPS60124971A JP S60124971 A JPS60124971 A JP S60124971A JP 23314583 A JP23314583 A JP 23314583A JP 23314583 A JP23314583 A JP 23314583A JP S60124971 A JPS60124971 A JP S60124971A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- film
- electrode
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 230000005669 field effect Effects 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 4
- 238000002513 implantation Methods 0.000 abstract description 6
- 229910052760 oxygen Inorganic materials 0.000 abstract description 6
- 239000001301 oxygen Substances 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 5
- -1 Oxygen ions Chemical class 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 125000004430 oxygen atom Chemical group O* 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract 1
- 230000003213 activating effect Effects 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 229910052796 boron Inorganic materials 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000005530 etching Methods 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 239000010408 film Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- HXNZTJULPKRNPR-UHFFFAOYSA-N borinine Chemical compound B1=CC=CC=C1 HXNZTJULPKRNPR-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
- H01L29/8126—Thin film MESFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野 ・一
本発明は電界効果形トランジスタに関するものである。
従来例の構成とその問題点
従来、半導体集積回路（以下ＬＳＩと称する）の高速化
に対して多くの努力がはられれてきた。
に対して多くの努力がはられれてきた。
特にＳ ＯＳ （Ｓｉｌｉｃｏｎ ｏｎ ５ａｐｐｈｉ
ｒｅ ）基板ノーＬに電界効果形トランジスタが作られ
たＬＳＩが高速性において威力を発揮している。
ｒｅ ）基板ノーＬに電界効果形トランジスタが作られ
たＬＳＩが高速性において威力を発揮している。
しかしながら、ＳＯ３基板を用いた゛電界効果形トラン
ジスタでは、基板のサファイアとシリコンのエピタキシ
ャル層との界面で結晶欠陥が多く発生し、その電気特性
を悪くしている。さらに、ＳＯ８基板は価格がバルク、
シリコンに比ベテ高いという欠点を右している。
ジスタでは、基板のサファイアとシリコンのエピタキシ
ャル層との界面で結晶欠陥が多く発生し、その電気特性
を悪くしている。さらに、ＳＯ８基板は価格がバルク、
シリコンに比ベテ高いという欠点を右している。
発明の目的
本発明は、このような従来の問題を解消し、良質の絶縁
基板の」−に形成されたシリコン、エピタキシャル層を
有する電界効果形トランジスタを提供しようとするもの
である。
基板の」−に形成されたシリコン、エピタキシャル層を
有する電界効果形トランジスタを提供しようとするもの
である。
発明の構成
１−記１」的達成のために、本発明の電界効果形トラン
ジスタは表面に高抵抗層を有する半導体基板１−に、こ
の晶４１Ｌ抗層と同種の材料で形成されたエピタキシャ
ル層と、このエピタキシャル層をチャネルと１７たもの
である。
ジスタは表面に高抵抗層を有する半導体基板１−に、こ
の晶４１Ｌ抗層と同種の材料で形成されたエピタキシャ
ル層と、このエピタキシャル層をチャネルと１７たもの
である。
実施例の説明
第１図は本発明の第１実施例を示したものである。まず
、通阜のｎ形シリコン基板ｌの表面に酸素イオンを約１
ｘｌＯドーズ程度イオン注入し、９００°Ｃの熱処理工
程を行ない、酸素原子の活性化を行なう。このようにし
て、シリコン基板ｌの表面に高濃度の酸素注入層を形成
する。この高濃度酸素注入層は酸化１１Ｑのような性質
を有し。
、通阜のｎ形シリコン基板ｌの表面に酸素イオンを約１
ｘｌＯドーズ程度イオン注入し、９００°Ｃの熱処理工
程を行ない、酸素原子の活性化を行なう。このようにし
て、シリコン基板ｌの表面に高濃度の酸素注入層を形成
する。この高濃度酸素注入層は酸化１１Ｑのような性質
を有し。
極めて高抵抗（比抵抗がｌＯＪΩｃＩ１１以上）の絶縁
層となる。次に通゛畠の気相エピタキシャル法を用いて
所定の比抵抗と厚さをイｊするエピタキシャル層３を形
成する。
層となる。次に通゛畠の気相エピタキシャル法を用いて
所定の比抵抗と厚さをイｊするエピタキシャル層３を形
成する。
本実施例では、エピタキシャル層３はｎ形で、不純物濃
度がｌ Ｏ” Ｘ −１０”ｃａ＋−’、厚さはｌＪｔ
ｍである。次にショットキ接合を形成するために白金（
Ｐ ｔ）を蒸着し、パターン形成を行ない、ゲート電極
４を形成する。続いて減圧ＣＶＤ法を用いて、窒化硅素
１１り（又はボリンリコン膜）５を全面に蒸着し、この
後、反応性イオンエンチングＶ、により１−記薄膜をエ
ツチングすると表面からの膜厚の差に応して、第１図の
ようにＰｔゲ−１・゛電極４の側面にのみ窒化硅素膜５
を残すことができる。次にソース、ドレイン領域を形成
するために、ゲート電極４及び窒化硅素膜５を注入防止
膜として自己整合的にポロンをイオン注入して高濃度ｎ
形層６を形成する。
度がｌ Ｏ” Ｘ −１０”ｃａ＋−’、厚さはｌＪｔ
ｍである。次にショットキ接合を形成するために白金（
Ｐ ｔ）を蒸着し、パターン形成を行ない、ゲート電極
４を形成する。続いて減圧ＣＶＤ法を用いて、窒化硅素
１１り（又はボリンリコン膜）５を全面に蒸着し、この
後、反応性イオンエンチングＶ、により１−記薄膜をエ
ツチングすると表面からの膜厚の差に応して、第１図の
ようにＰｔゲ−１・゛電極４の側面にのみ窒化硅素膜５
を残すことができる。次にソース、ドレイン領域を形成
するために、ゲート電極４及び窒化硅素膜５を注入防止
膜として自己整合的にポロンをイオン注入して高濃度ｎ
形層６を形成する。
、１−記のようにして作製されたショットキゲート電界
効果形トランジスタは、基板ｌとチャネル領域としての
エピタキシャル層３が絶縁層としての酸素注入層２によ
って分離されているため、基板１と各電極との間の容量
が極めて小さくなり、素ｆ−の高速化が実現できるとと
もに、絶縁層とエピタキシャル層が同種の材料で出来る
ため、その界面状態が良好で、電気特性が優れている。
効果形トランジスタは、基板ｌとチャネル領域としての
エピタキシャル層３が絶縁層としての酸素注入層２によ
って分離されているため、基板１と各電極との間の容量
が極めて小さくなり、素ｆ−の高速化が実現できるとと
もに、絶縁層とエピタキシャル層が同種の材料で出来る
ため、その界面状態が良好で、電気特性が優れている。
次に、本発明の第２実施例について第２図で説明する。
巾［界効果形トランジスタは、前述の第１の実施例と同
様にし、基板ｌ」−に高抵抗層２を形成し、その１に不
純物濃度１×ｌＯ〜５ＸｌＯＣＩＯ−’、厚さ１μｍの
Ｐ型エピタキシャル層３を形成する。このようにエピタ
キシャル層３を形成した後、ケート醇化膜とポリシリコ
ンｌｌＣｌをそれぞれ、８０〇八、４０００への厚さで
成長させる。
様にし、基板ｌ」−に高抵抗層２を形成し、その１に不
純物濃度１×ｌＯ〜５ＸｌＯＣＩＯ−’、厚さ１μｍの
Ｐ型エピタキシャル層３を形成する。このようにエピタ
キシャル層３を形成した後、ケート醇化膜とポリシリコ
ンｌｌＣｌをそれぞれ、８０〇八、４０００への厚さで
成長させる。
このポリシリコン・膜に高濃度のリンを拡散したのち、
パターンの形成をイー■ない、ゲート電極７を形成する
。次に、ケート電極７を注入ｖＪＩｆ二ＩＩ！Ｊにして
砒素イオンをイオン住人法を用いて？］入し高濃度ｎ形
領域８を形成する。注入条件としては、■×ｊ− １０１・−ス、加速′市川は４０ ＫｅＶを用いた。次
に、８０００ΔのＪ’／さのリン、１・−プ酸化膜９を
ノ！ｊ ：／’ｉ Ｌ、ソースとトレイン領域のコンタ
クト窓を開孔し、アルミｋ 鼻Ｒして、ノース、トレイ
ン′を極ｌＯを形成Ｖる。
パターンの形成をイー■ない、ゲート電極７を形成する
。次に、ケート電極７を注入ｖＪＩｆ二ＩＩ！Ｊにして
砒素イオンをイオン住人法を用いて？］入し高濃度ｎ形
領域８を形成する。注入条件としては、■×ｊ− １０１・−ス、加速′市川は４０ ＫｅＶを用いた。次
に、８０００ΔのＪ’／さのリン、１・−プ酸化膜９を
ノ！ｊ ：／’ｉ Ｌ、ソースとトレイン領域のコンタ
クト窓を開孔し、アルミｋ 鼻Ｒして、ノース、トレイ
ン′を極ｌＯを形成Ｖる。
次に、本発明の第３実施例について、第３図で説明する
。前記゛実施例２と同様に基板ＬＬに高低抗層２を形成
し、その上にＰ型エピタキンヤル層３を形成する。７は
ゲート電極、８は高濃度ｎ形層域、９はリン、トープ酸
化膜、ＩＯはソース、Ｉ・レイン電極をボす。この例で
はＰ型エピタキシャル層３が選択的に高抵抗層２に達す
る深さまで酸化されて、醇化成分＃層１１か形成され、
この酸化膜分離層ＩＩで囲まれた島領域の中に絶縁ケ−
１・電界効果形Ｉ・ランジスタが形成されている。
。前記゛実施例２と同様に基板ＬＬに高低抗層２を形成
し、その上にＰ型エピタキンヤル層３を形成する。７は
ゲート電極、８は高濃度ｎ形層域、９はリン、トープ酸
化膜、ＩＯはソース、Ｉ・レイン電極をボす。この例で
はＰ型エピタキシャル層３が選択的に高抵抗層２に達す
る深さまで酸化されて、醇化成分＃層１１か形成され、
この酸化膜分離層ＩＩで囲まれた島領域の中に絶縁ケ−
１・電界効果形Ｉ・ランジスタが形成されている。
発明の効果
木発明電界効果形トランジスタでは基板とチャネル領域
のエピタキシャル層が絶縁層としての酸素注入層によっ
て分離されているので、基板と各電極との間の容部５が
極めて小さくなり、素ｒの高速化が実現できるとともに
、絶縁層とエピタキシャル層か同種の材料で出来るため
、界面状態が良Ｉｆで電気特性が優れる等の効果がある
。
のエピタキシャル層が絶縁層としての酸素注入層によっ
て分離されているので、基板と各電極との間の容部５が
極めて小さくなり、素ｒの高速化が実現できるとともに
、絶縁層とエピタキシャル層か同種の材料で出来るため
、界面状態が良Ｉｆで電気特性が優れる等の効果がある
。
４．１４面の筒中な説１！ＩＩ
第１図は、本発明の第１実施例を示すショットキ接合ゲ
ー１電界効果形トランジスタの断面図。
ー１電界効果形トランジスタの断面図。
第２図は第２実施例を示す絶縁ゲート′市界効果形トラ
ンジスタの断面図、第３図は第３実施例を示す酸化膜に
よって分離された絶縁ゲート電界効果形トランジスタの
断面図である。
ンジスタの断面図、第３図は第３実施例を示す酸化膜に
よって分離された絶縁ゲート電界効果形トランジスタの
断面図である。
１・・・半導体基板 ？・・・高抵抗層３・・・エピタ
キシャル層 代理人 弁理士 大 島 −・ 公
キシャル層 代理人 弁理士 大 島 −・ 公
Claims (4)
- （１）表面に高ノＩＬ抗層を有する半導体基板上に。 この高１１！、抗層と同種の材料で形成されたエピタキ
シャル層と、このエピタキシャル層をチャネルとしたこ
とを特徴する電界効果形トランジスタ。 - （２）電界効果形トランジスタとして、ショットキ接合
゛屯界効果形トランジスタとした特許請求の範囲第１項
記載の電界効果形トランジスタ。 - （３）電界効果形トランジスタとして、絶縁ゲート電界
効果形Ｉ・ランジスタとした特許請求の範囲第１ダ１記
載の゛電界効果形トランジスタ。 - （４）エピタキシャル層として、基板−ヒで酸化膜によ
り分離された島領域に形成されたエピタキシャル層を用
いた特許請求の範囲第１項記載の電界効果形トランジス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23314583A JPS60124971A (ja) | 1983-12-10 | 1983-12-10 | 電界効果形トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23314583A JPS60124971A (ja) | 1983-12-10 | 1983-12-10 | 電界効果形トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60124971A true JPS60124971A (ja) | 1985-07-04 |
Family
ID=16950424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23314583A Pending JPS60124971A (ja) | 1983-12-10 | 1983-12-10 | 電界効果形トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60124971A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5521465A (en) * | 1978-08-02 | 1980-02-15 | Zenitakagumi:Kk | Stabilized liquid method |
| JPS5752167A (en) * | 1980-09-16 | 1982-03-27 | Nippon Telegr & Teleph Corp <Ntt> | Insulated gate type field effect transistor and manufacture thereof |
-
1983
- 1983-12-10 JP JP23314583A patent/JPS60124971A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5521465A (en) * | 1978-08-02 | 1980-02-15 | Zenitakagumi:Kk | Stabilized liquid method |
| JPS5752167A (en) * | 1980-09-16 | 1982-03-27 | Nippon Telegr & Teleph Corp <Ntt> | Insulated gate type field effect transistor and manufacture thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920009745B1 (ko) | 반도체장치의 제조방법 | |
| KR910001886A (ko) | 반도체장치와 그 제조방법 | |
| JPS60254659A (ja) | 電界効果トランジスタ素子及びその製造方法 | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| KR970009054B1 (ko) | 평면구조 모스 트랜지스터 및 그 제조방법 | |
| JPS63102264A (ja) | 薄膜半導体装置 | |
| KR960006042A (ko) | 반도체장치 및 그 제조방법 | |
| KR880005690A (ko) | 선택적인 에피켁샬층을 사용한 BiCMOS 제조방법 | |
| JPH0712058B2 (ja) | 半導体装置およびその製造方法 | |
| JP2653092B2 (ja) | 相補型薄膜トランジスタ及びその製造方法 | |
| JPS60124971A (ja) | 電界効果形トランジスタ | |
| Declercq | A new C-MOS technology using anisotropic etching of silicon | |
| GB1298375A (en) | Method of making field effect transistors | |
| JP2995059B2 (ja) | 縦型バイポーラ・トランジスタの製造方法 | |
| JPH01268061A (ja) | 半導体装置 | |
| JPS606104B2 (ja) | Ｍｉｓ半導体装置 | |
| JPS643065B2 (ja) | ||
| JPH01220438A (ja) | 半導体装置の製造方法 | |
| JPS5893276A (ja) | 薄膜半導体装置 | |
| JPS6367779A (ja) | 絶縁ゲ−ト型トランジスタおよびその製造方法 | |
| JPH0422346B2 (ja) | ||
| JPS60136377A (ja) | 絶縁ゲ−ト半導体装置の製造法 | |
| JPS6393150A (ja) | 半導体装置及びその製造方法 | |
| JPS6185863A (ja) | 半導体集積回路装置 | |
| JPS6395664A (ja) | 半導体装置の製造方法 |