JPS60124749A - コンピュ−タ自動リセット装置 - Google Patents
コンピュ−タ自動リセット装置Info
- Publication number
- JPS60124749A JPS60124749A JP58233991A JP23399183A JPS60124749A JP S60124749 A JPS60124749 A JP S60124749A JP 58233991 A JP58233991 A JP 58233991A JP 23399183 A JP23399183 A JP 23399183A JP S60124749 A JPS60124749 A JP S60124749A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- computer
- running
- pattern
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、コンピュータを利用した機器におけるフｃｙ
グラム異常走行時の自動リセット装置に関するものであ
る。
グラム異常走行時の自動リセット装置に関するものであ
る。
（従来技術）
従来、この種のコンビ二一タのリセット装置としては、
第１図のブロック図に示すように、プログラム監視タイ
マー（ウォッチドッグタイマー）１０のタイムアウトに
よシ、コンピュータＢｉ自動的にリセットするものが便
ゎｔてぃた。第１図に２いて、ＡはコンピュータＢｆｃ
利用した機器、１１はリセット信号発生回路を示す。す
なわち。
第１図のブロック図に示すように、プログラム監視タイ
マー（ウォッチドッグタイマー）１０のタイムアウトに
よシ、コンピュータＢｉ自動的にリセットするものが便
ゎｔてぃた。第１図に２いて、ＡはコンピュータＢｆｃ
利用した機器、１１はリセット信号発生回路を示す。す
なわち。
コンピュータＢの本体とは独立に動作する監視タイマー
１０を設け、コンピュータに内蔵さｉ′１−たプログラ
ムによって周期的にこの監視タイマー１０？再セツトす
る命令を信号ａｄｚ から受けて実行し、何らかのプロ
グラムの異常走行を生じて再セツト命令を実行する事が
出来なくなった時、監視タイマー１０がタイムアウトに
な９．リセット信号発生回路１１からリセット信号を発
生し信号線ｄ１からこのリセット信号を供給してコンピ
ュータをリセットするものである。
１０を設け、コンピュータに内蔵さｉ′１−たプログラ
ムによって周期的にこの監視タイマー１０？再セツトす
る命令を信号ａｄｚ から受けて実行し、何らかのプロ
グラムの異常走行を生じて再セツト命令を実行する事が
出来なくなった時、監視タイマー１０がタイムアウトに
な９．リセット信号発生回路１１からリセット信号を発
生し信号線ｄ１からこのリセット信号を供給してコンピ
ュータをリセットするものである。
この従来方式では、グログジムによシ監視タイマーｌＯ
の再セットに行っているため、監視タイマーを再セット
するプログラムに影響を与えない形態のプログラムの部
分的な異常走行の場合には自動リセットが動作しない欠
点がめった。
の再セットに行っているため、監視タイマーを再セット
するプログラムに影響を与えない形態のプログラムの部
分的な異常走行の場合には自動リセットが動作しない欠
点がめった。
（発明の目的）
本発明の目的は、このような欠点を除去し、監視タイマ
ー（ウォッチドッグタイマー）により検出出来ない形態
のブ呂グラム異常走行に対しても有効に働くコンピュー
タ自動リセット装置を提供することＶＣある。
ー（ウォッチドッグタイマー）により検出出来ない形態
のブ呂グラム異常走行に対しても有効に働くコンピュー
タ自動リセット装置を提供することＶＣある。
（発明の構成）
本発明のコンピュータ自動リセット装置は、コンピュー
タの動作状態信号を取出してこのコンピュータのプログ
ラムの走行状態を表わすパターン信号に変換する信号変
換手段と、＠記コンピュータの正常動作時のプログラム
の走行状態のパターン信号を記憶した走行パターン記憶
手段と、前記信号変換手段からの出力さｎるプログラム
走行状態のパターン信号と前記走行パターン記憶手段に
記憶さｎた全てのパターン・；キ号とを比較する比較手
段と、この比較手段が前記信号変換手段のパターン信号
と前記走行パターン記憶手段の全てのパターン信号との
一致しない状態を所定時間継続したこと全検出した時前
記コンピュータをリセットするリセット信号を発生する
りセント信号発生手段とを含み構成さｎる。
タの動作状態信号を取出してこのコンピュータのプログ
ラムの走行状態を表わすパターン信号に変換する信号変
換手段と、＠記コンピュータの正常動作時のプログラム
の走行状態のパターン信号を記憶した走行パターン記憶
手段と、前記信号変換手段からの出力さｎるプログラム
走行状態のパターン信号と前記走行パターン記憶手段に
記憶さｎた全てのパターン・；キ号とを比較する比較手
段と、この比較手段が前記信号変換手段のパターン信号
と前記走行パターン記憶手段の全てのパターン信号との
一致しない状態を所定時間継続したこと全検出した時前
記コンピュータをリセットするリセット信号を発生する
りセント信号発生手段とを含み構成さｎる。
（実施例）
次に不発明を図面により詳細に説明する。
第２図は本発明によるリセット方式の一実施例のブロッ
ク図である。図中、ｌは信号変換回路、２はパターンメ
モリ、３は比較回路、４はリセット信号発生回路、ｄｌ
はリセット信号線でめる。
ク図である。図中、ｌは信号変換回路、２はパターンメ
モリ、３は比較回路、４はリセット信号発生回路、ｄｌ
はリセット信号線でめる。
この実施例の動作は次の通りでるる。
コンピュータＢの動作状態信号（゛アドレスノ（ス信号
、ｆ−タバス信号、コントロールバス信号）は、入力回
路５を介して逐次信号変換回路ＩＫ取込ま几、この信号
変換回路ｌに２いてアドレス設定器６に設定さｎている
アドレス情報に従いプログラム走行状態信号に変換する
。このアドレス設定器６はグログラムの構成単位である
タスクのメモリー格納°アドレスをタスク毎に設定する
スイッチである。また、プログ２ム走行状態信号は、タ
スク毎の走行信号（当該タスクが走行している聞出力さ
几る信号）を時系列的に並べた信号で、プログラムの走
行パターンを決める信号である。
、ｆ−タバス信号、コントロールバス信号）は、入力回
路５を介して逐次信号変換回路ＩＫ取込ま几、この信号
変換回路ｌに２いてアドレス設定器６に設定さｎている
アドレス情報に従いプログラム走行状態信号に変換する
。このアドレス設定器６はグログラムの構成単位である
タスクのメモリー格納°アドレスをタスク毎に設定する
スイッチである。また、プログ２ム走行状態信号は、タ
スク毎の走行信号（当該タスクが走行している聞出力さ
几る信号）を時系列的に並べた信号で、プログラムの走
行パターンを決める信号である。
この様にして逐次得ら几るプログラム走行状態信号とパ
ターンメモ’ｊ２１ｃ記憶さ几ている正常動作時の走行
パターンとを比較回路３によジ常時比較し、どの走行パ
ターンとも一致しない状態が一定時間継続した時、プロ
グラムが異常走行していると判断し、リセット信号発生
回路４を駆動してリセット信号を出力し、このリセット
信号（、ＩＪセット１言号線ｄ１を介してコンピュータ
Ｂに供給してリセットｋかける。パターンメモリ２への
パターンの登録は自己学習方式により、正常時のプログ
ラム走行状態信号をパターンメモリ２に記憶させる方法
によって行い、制御部７はパターンメモリ２へのパター
ンの書込みと読出しに関する制御を行うものである。
ターンメモ’ｊ２１ｃ記憶さ几ている正常動作時の走行
パターンとを比較回路３によジ常時比較し、どの走行パ
ターンとも一致しない状態が一定時間継続した時、プロ
グラムが異常走行していると判断し、リセット信号発生
回路４を駆動してリセット信号を出力し、このリセット
信号（、ＩＪセット１言号線ｄ１を介してコンピュータ
Ｂに供給してリセットｋかける。パターンメモリ２への
パターンの登録は自己学習方式により、正常時のプログ
ラム走行状態信号をパターンメモリ２に記憶させる方法
によって行い、制御部７はパターンメモリ２へのパター
ンの書込みと読出しに関する制御を行うものである。
（発明の効果）
本発明は、以上説明したように、コンピュータの動作状
態信号をプログラム走行状態信号に変換し、正常時の走
行パターンと常時比較する構成をとることにより、監視
タイマー（ウォッチドッグタイマー）方式で検出出来な
い形態のプログラム異常走行を検出して自動的にリセッ
トをがけることが可能丈なるので、コンピュータを利用
した機器の稼動率を高める効果がある。
態信号をプログラム走行状態信号に変換し、正常時の走
行パターンと常時比較する構成をとることにより、監視
タイマー（ウォッチドッグタイマー）方式で検出出来な
い形態のプログラム異常走行を検出して自動的にリセッ
トをがけることが可能丈なるので、コンピュータを利用
した機器の稼動率を高める効果がある。
第１図は従来のコンピュータリセット装置のブロック図
、第２図は本発明による一実施例のプロ。 ツク図である。なお図において Ａ・・・・・・コンピータを利用した機器、Ｂ−・・・
・・コンピュータ ト・・・・・信号変換回路、２・旧・・パターンメモリ
ー。 ３・・・・・・比較回路、４．１１・・・・・・リセッ
ト信号発生回路％ ５・・・・・・入力回路、６・・・
・・・アドレス設定器、７・−・・・・制御部、１０・
・・・・・監視タイマー、ｄｌ・・・・・−リセット信
号線、ｄ２・−・・・・監視タイマー再セツト信号線 である。 −
、第２図は本発明による一実施例のプロ。 ツク図である。なお図において Ａ・・・・・・コンピータを利用した機器、Ｂ−・・・
・・コンピュータ ト・・・・・信号変換回路、２・旧・・パターンメモリ
ー。 ３・・・・・・比較回路、４．１１・・・・・・リセッ
ト信号発生回路％ ５・・・・・・入力回路、６・・・
・・・アドレス設定器、７・−・・・・制御部、１０・
・・・・・監視タイマー、ｄｌ・・・・・−リセット信
号線、ｄ２・−・・・・監視タイマー再セツト信号線 である。 −
Claims (1)
- コンピュータの動作状態信号を取出してこのコンピュー
タのプログラムの走行状態を表わすパターン信号に変換
する信号変換手段と、前記コンピュータの正常動作時の
プログラムの走行状態のパターン信号全記憶する走行パ
ターン記憶手段と、前記信号変換手段からの出力さｎる
プログラム走行状態のパターン信号と前記走行パターン
記憶手段に記憶さｎた全てのパターン信号とを比較する
比較手段と、この比較手段が前記信号変換手段のパター
ン（ｉ号と前記走行パターン記憶手段の全てのパターン
信号との一致しない状態ｔｌ−所定時間継続したことを
検出した時前記コンピュータをリセットするリセット信
号を発生するリセット信号発生手段とを含むコンピュー
タ自動リセット装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58233991A JPS60124749A (ja) | 1983-12-12 | 1983-12-12 | コンピュ−タ自動リセット装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58233991A JPS60124749A (ja) | 1983-12-12 | 1983-12-12 | コンピュ−タ自動リセット装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60124749A true JPS60124749A (ja) | 1985-07-03 |
Family
ID=16963827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58233991A Pending JPS60124749A (ja) | 1983-12-12 | 1983-12-12 | コンピュ−タ自動リセット装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60124749A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62151148U (ja) * | 1986-03-19 | 1987-09-25 |
-
1983
- 1983-12-12 JP JP58233991A patent/JPS60124749A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62151148U (ja) * | 1986-03-19 | 1987-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4358823A (en) | Double redundant processor | |
| JPS60124749A (ja) | コンピュ−タ自動リセット装置 | |
| US4479262A (en) | Static audio-frequency control receiver | |
| JPS60126745A (ja) | プログラム異常走行検出方式 | |
| JPS603227B2 (ja) | 共通母線の制御装置 | |
| JPS5814204A (ja) | マイクロコンピユ−タ制御装置 | |
| JPH0273451A (ja) | 制御装置 | |
| JP2669116B2 (ja) | 信号処理装置 | |
| SU813430A1 (ru) | Устройство дл контрол логическихблОКОВ | |
| JPS6260019A (ja) | 情報処理装置 | |
| RU1820391C (ru) | Многопроцессорна вычислительна система | |
| JP2774595B2 (ja) | Ｃｐｕシステムの動作監視装置 | |
| JPS6226557A (ja) | プログラマブルコントロ−ラ | |
| KR830002832B1 (ko) | 계층(階層) 구성의 플랜트 제어시스템 | |
| JPS58214952A (ja) | 情報処理方式 | |
| JPS6288047A (ja) | インタフエ−ス制御装置 | |
| RU1815640C (ru) | Устройство дл контрол дублированной вычислительной системы | |
| SU881753A1 (ru) | Устройство дл контрол процессора | |
| JP2518652B2 (ja) | 多重系バス同期システムの割込み診断装置 | |
| JPH10124329A (ja) | 割込監視装置 | |
| JPS59109925A (ja) | 周辺装置の監視装置 | |
| JPH07248931A (ja) | 計算機システム | |
| JPS5916302B2 (ja) | チエツク装置 | |
| JPH05257725A (ja) | Ｃｐｕユニットのエラー伝達装置 | |
| JPH04127206A (ja) | 制御装置の異常監視装置 |