JPS60119739A - 集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は検査回路を内蔵する集積回路装置に関するもの
である。

〈従来技術〉 集積回路の集積度の増加により、集積回路は複雑な機能
を持ち、それに伴なって集積回路の検査が複雑になり、
検査の為に長い時間を要するものとなり、検査工程の能
率が著しく低下する傾向にある。この検査工程の能率低
下は製造コストを高める原因の１つとなっている。

そこで、集積回路の検査を能率的に且つ容易に行なう為
に検査専用回路を内蔵している集積回路がある。この検
査回路を利用して集積回路の検査を行なうには、集積回
路の内部状席を検査モードに変える特別の信号を外部か
ら入力する端子（以下「テスト端子」と呼ぶ）が必要で
ある。

ところで、テスト端子は集積回路の検査時のみ使用され
る端子であり、実際使用される時は、このテスト端子は
全く使用されずに、検査専用回路が動作しな一へように
、ロー・レベル若しくは／・イ・レベルに固定されてい
る。Ｃのように実際の動作に全く使用しなｌＡ１１ｌｉ
７ｊ子を付加することは、屑！１ｉ　ｒ・数の制限のき
びしい集積回路では好寸しいことではない。場合によっ
ては集積回路のパッケージを大型１ヒするような不都合
を招くことがある。

〈発明の目的〉 本発明は上記の欠点を除去することができる集積回路装
置の提供を目的とするものである。

〈発明の概要〉 本発明の集積回路装置は検査回路を内蔵している集積回
路装置において、実使用状席では起こり得ない人力検査
系列を与えることで、特別にテスト端子を持たないでも
、検査回路の動作を可能にしたり、不能にしたりするこ
とができるようにしたことを特徴とするものである。

〈実施例〉 以下、実施例を示して詳細に説明する。

第１図はＣＰＵ周辺装置の集積回路である。

図に於て、１はＲＤ信号端子（負論理：読み出しサイク
ルであることを示す）、２はＷＲ信号端子（負論理：書
き込みサイクルであることを示す）。

３はゲート回路、４は′ｒタイプの７リノブ７０ツブ、
５は検査回路である。

第２図は実際の使用状床におけるタイミングチる。

ＲＤ倍信号ＷＲ倍信号はイ目補関係にあり、同時にロウ
・レベルＶＣなることはない。

第３図は検査時に於けるタイミング千ヤードを示す。

以下、実施例の動作について、第１図及び第３図を用い
て説明する。

第１図のゲート回路−３に於てＲＤ倍信号びＷＲ倍信号
同時にロウ・レベルになるのを検出している。検出され
た信号は第１図のＴタイプのフリップ７０ツブ４に入り
、出力を反転させ、第１図の検査回路５の動作を可能に
する。さらに、もう一度、ＲＤ倍信号ＷＲ倍信号同時に
ロウ・レベルになれば、第１図のフリップフロップ４の
出力が反転し、検査回路５の動作を不能にする。

なお、第１図のフリップフロップ４のリセット端子Ｒに
入力きれている信号Ｒｅ５ｅｔは、集積回路をリセット
する円部信号であジ、室隙投入後のフリップフロッグ出
力の初期状ｊ方を定めるのに月１いられる。

このようにテスト端子を持たないでもＲＤ、ＷＲ倍信号
同時にロウ・レベルにすることで、実際に起こり得ない
伏りを作り、あたかもテストα１１１；子が茸るかのご
とく動作σせｌがら　集積口１１各を検査することが可
能である。

上記の実施例は、ＣＰＵ周辺装置の集積回路についての
例であったが、ランダム・ロジック集積回路ならば、実
使用状唾では起こＶ得ない入力検査系列を与えることで
、同様な動作をさせることができるのは明白である。

〈効果〉 以上説明したように、本発明によれば検査回路日蔵型の
集積回路装置において、テスト端子を特に設けないでも
、検査回路の動作を制御できるものとなり、上記従来の
問題点を解決することができるものである。

【図面の簡単な説明】

第１図はブロック図、第２図（１）　、　（２１及び第
３図（１）乃↓Ｉ）は信号波形図である。 符号の説明 ”　Ｈ７ｌ路、４　：　Ｔｚイブ。７．ツブ７ｏ、ブ、
５：検査回路。

Claims (1)

【特許請求の範囲】
1. １、検査回路を内蔵する集積回路装置に於て、内部状１
   息を検査モードに変える特別次入力端子を（＝Ｊ加する
   ことなく、実使用状１島では起こ！ｌｌ得ない検査系列
   を入力することで上記検査回路から検査信号が発生する
   購成としたことを特徴とする集積回路装置。