JPS62214375A - パルス検出方法及びその回路 - Google Patents
パルス検出方法及びその回路Info
- Publication number
- JPS62214375A JPS62214375A JP61058784A JP5878486A JPS62214375A JP S62214375 A JPS62214375 A JP S62214375A JP 61058784 A JP61058784 A JP 61058784A JP 5878486 A JP5878486 A JP 5878486A JP S62214375 A JPS62214375 A JP S62214375A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- detection
- circuit
- detected
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title description 9
- 238000001514 detection method Methods 0.000 claims abstract description 50
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概要〕
被検出パルスの検出に当たって、１つのクロックパルス
からリセットパルス及び被検出パルスが発生するであろ
う時間域を定める検出用パルスを発生する。上記リセッ
トパルスにより奴安定回路のリセットを生ぜしめ、検出
用パルス幅内に被検出パルスが発生したなら、検出せん
とする被検出パルスの発生があったとして双安定回路か
らその旨の信号を出力する。これによりパルス検出回路
を所望の厳密さで構成した場合に準じた検出能力を得つ
つその回路の簡略化、小規模化を享受し得る。
からリセットパルス及び被検出パルスが発生するであろ
う時間域を定める検出用パルスを発生する。上記リセッ
トパルスにより奴安定回路のリセットを生ぜしめ、検出
用パルス幅内に被検出パルスが発生したなら、検出せん
とする被検出パルスの発生があったとして双安定回路か
らその旨の信号を出力する。これによりパルス検出回路
を所望の厳密さで構成した場合に準じた検出能力を得つ
つその回路の簡略化、小規模化を享受し得る。
本発明はパルス検出方法及びその回路に関し、更に詳し
く言えば、ロジックファンクションテスタでの被検出パ
ルスの検出に該被検出パルスが発生するであろう時間域
を決める検出用パルスを用いたパルス検出方法及びその
回路に関する。
く言えば、ロジックファンクションテスタでの被検出パ
ルスの検出に該被検出パルスが発生するであろう時間域
を決める検出用パルスを用いたパルス検出方法及びその
回路に関する。
ＬＳＩには各種論理回路が形成され、その出力パルスが
出力ピンに出力されて来るようになっている場合がある
。一般に論理回路は常に所望の通りに動作するとは限ら
ない。
出力ピンに出力されて来るようになっている場合がある
。一般に論理回路は常に所望の通りに動作するとは限ら
ない。
そこで、製造検査等が必要になる。そして、その検査で
の診断率を高めるためには、出力データの“１”／“０
”の検査だけでな（、パルス出力の検査を行なう必要性
がある。
の診断率を高めるためには、出力データの“１”／“０
”の検査だけでな（、パルス出力の検査を行なう必要性
がある。
従来、ロジックファンクションテスタでのパルス出力の
検査に用いられている技法は（１）第４図（Ａ）に示す
ようにパルスの終了した後のレベルをチェックするか、
（２）第４図（Ｂ）に示すようにパルスを３つのパター
ンに分解してテストする方法であった。
検査に用いられている技法は（１）第４図（Ａ）に示す
ようにパルスの終了した後のレベルをチェックするか、
（２）第４図（Ｂ）に示すようにパルスを３つのパター
ンに分解してテストする方法であった。
また、パルスを検出する技法には、次のような２つの検
出方法がある。その１つは所定タイミング期間（サイク
ル）を区切る時刻にリセットパルスを発生させ、１サイ
クル内すべてをチェックする方法、または検出用パルス
を発生させて特定時刻のみ被検出パルスの検出を行なわ
んとするものである（第５図（Ａ））。他の１つは所定
タイミング期間（サイクル）内の任意の時刻にリセット
パルスを発生させ、このパルスによりパルス検出回路を
イニシャライズした後に検出用パルスを発生させて被検
出パルスの検出を行なわんとするものである（第５図（
Ｂ））。
出方法がある。その１つは所定タイミング期間（サイク
ル）を区切る時刻にリセットパルスを発生させ、１サイ
クル内すべてをチェックする方法、または検出用パルス
を発生させて特定時刻のみ被検出パルスの検出を行なわ
んとするものである（第５図（Ａ））。他の１つは所定
タイミング期間（サイクル）内の任意の時刻にリセット
パルスを発生させ、このパルスによりパルス検出回路を
イニシャライズした後に検出用パルスを発生させて被検
出パルスの検出を行なわんとするものである（第５図（
Ｂ））。
前者の技法によれば、リセットパルス及び検出用パルス
を発生するための各別の回路を用意しなければならない
ばかりでなく、サイクル渡りの被検出パルスの検出は不
可能である。又、後者の技法はサイクル渡りの被検出パ
ルスの検出は可能であるが、前者と同様、各パルス別に
そのための回路を設けなければならない。
を発生するための各別の回路を用意しなければならない
ばかりでなく、サイクル渡りの被検出パルスの検出は不
可能である。又、後者の技法はサイクル渡りの被検出パ
ルスの検出は可能であるが、前者と同様、各パルス別に
そのための回路を設けなければならない。
これらの技法はいずれにしても、パルス検出の条件が比
較的に緩やかである場合に適用し得るが、その条件が厳
しく要求されるほど、適格性に欠けることになる。
較的に緩やかである場合に適用し得るが、その条件が厳
しく要求されるほど、適格性に欠けることになる。
本発明は斯かる問題点に鑑みて創作されたもので、被検
出パルスの検出に用いられる検出用パルスを被検出パル
スの発生が予想される時間域に発生させて回路の複雑化
を回避しつつ被検出パルスの検出能力の向上を図ったパ
ルス検出方法及びその回路を提供することを目的とする
。
出パルスの検出に用いられる検出用パルスを被検出パル
スの発生が予想される時間域に発生させて回路の複雑化
を回避しつつ被検出パルスの検出能力の向上を図ったパ
ルス検出方法及びその回路を提供することを目的とする
。
第１図は本発明を説明するための原理図である。
図において、１はクロックパルス発生回路である。
２はクロックパルス発生回路１のクロックパルスの前縁
部を用いてリセットパルスを発生するリセットパルス発
生回路である。
部を用いてリセットパルスを発生するリセットパルス発
生回路である。
３は被検出パルスが入力されて来る時間域を決める検出
用パルスを前記リセットパルスを発生させたクロ・ツク
パルスを用いて発生する検出用パルス発生回路である。
用パルスを前記リセットパルスを発生させたクロ・ツク
パルスを用いて発生する検出用パルス発生回路である。
４はリセットパルス発生回路２の出力にリセット入力を
接続した双安定回路である。
接続した双安定回路である。
５は入力を検出用パルス発生回路３の出力及び被検出パ
ルス出力６に接続し、出力を双安定回路４のセット入力
に接続したセット信号供給回路である。
ルス出力６に接続し、出力を双安定回路４のセット入力
に接続したセット信号供給回路である。
クロックパルス発生回路ｌからのクロックパルスを受け
るリセットパルス発生回路２からリセットパルス２ｏｕ
ｔが発生しく第１図（Ｂ）の（１−１）参照）、このリ
セットパルスによって双安定回路４がリセットされる。
るリセットパルス発生回路２からリセットパルス２ｏｕ
ｔが発生しく第１図（Ｂ）の（１−１）参照）、このリ
セットパルスによって双安定回路４がリセットされる。
前記リセットパルスを発生させたクロックパルスに応答
する検出用パルス発生回路３から検出用パルス３ｏｕｔ
が発生される（第１図（Ｂ）の（１−２）参照）。この
検出用パルスは被検出パルスが発生されるであろう時開
城に発生されるものであるから、その時間域に被検出パ
ルスが発生ずるならば、セント信号発生回路５からセッ
ト信号が発生され、この信号によって双安定回路４がセ
ントされ、そのセット出力信号が被検出パルスの発生の
判定に用いられる。
する検出用パルス発生回路３から検出用パルス３ｏｕｔ
が発生される（第１図（Ｂ）の（１−２）参照）。この
検出用パルスは被検出パルスが発生されるであろう時開
城に発生されるものであるから、その時間域に被検出パ
ルスが発生ずるならば、セント信号発生回路５からセッ
ト信号が発生され、この信号によって双安定回路４がセ
ントされ、そのセット出力信号が被検出パルスの発生の
判定に用いられる。
このように、被検出パルスの検出に当たって、そのため
の検出可能な時間域を設定しているから、検出のための
回路の複雑化を招来することなく、被検出パルスの検出
能力を高レベルに保つことが可能になる。又、サイクル
渡りの検出もできる。
の検出可能な時間域を設定しているから、検出のための
回路の複雑化を招来することなく、被検出パルスの検出
能力を高レベルに保つことが可能になる。又、サイクル
渡りの検出もできる。
第２図は本発明の一実施例を示す。図において、１０は
クロックパルス発生器で、その出力は直接にアンドゲー
ト１２の一方の入力に、又遅延器１４を介してアンドゲ
ート１２の他方の入力に接続されている。アンドゲート
１２の出力はナントゲート１６の一方の入力に接続され
ている。ナントゲート１６の他方の入力には、被試験体
２２の被検査出力が接続されている。ナントゲート１６
の出力はＲ−Ｓフリップフロップ２４のセント入力Ｓに
接続されている。
クロックパルス発生器で、その出力は直接にアンドゲー
ト１２の一方の入力に、又遅延器１４を介してアンドゲ
ート１２の他方の入力に接続されている。アンドゲート
１２の出力はナントゲート１６の一方の入力に接続され
ている。ナントゲート１６の他方の入力には、被試験体
２２の被検査出力が接続されている。ナントゲート１６
の出力はＲ−Ｓフリップフロップ２４のセント入力Ｓに
接続されている。
又、クロックパルス発生器１０の出力は直接にアンドゲ
ート１８の一方の入力に接続され、アンドゲート１８の
他方の入力にはインバータ２０を介した遅延器Ｉ４の出
力が接続されている。
ート１８の一方の入力に接続され、アンドゲート１８の
他方の入力にはインバータ２０を介した遅延器Ｉ４の出
力が接続されている。
アンドゲート１８の出力はＲ−Ｓフリップフロップ２４
のリセット人力Ｒに接続されている。
のリセット人力Ｒに接続されている。
このように構成される本発明回路の動作を説明する。
クロックパルス発生器１０からのクロ・ツタパルス（第
３図の■）は直接にアンドゲート１２．１８の一方の入
力に供給されると共に、遅延器１４（その遅延時間τ）
、インバータ２ｏを介してアンドゲート１８の他方の入
力に供給されるから、該アンドゲート１８からリセット
パルス（第３図の■）が発生される。
３図の■）は直接にアンドゲート１２．１８の一方の入
力に供給されると共に、遅延器１４（その遅延時間τ）
、インバータ２ｏを介してアンドゲート１８の他方の入
力に供給されるから、該アンドゲート１８からリセット
パルス（第３図の■）が発生される。
又、遅延器１４の出力パルスはアンドゲート１２の他方
の入力に供給されるから、第３図の■で示す如き検出用
パルスが発生される。この検出用パルスのパルス幅は被
検出パルスが発生するであろうと予測される時間域を示
すように設定される。
の入力に供給されるから、第３図の■で示す如き検出用
パルスが発生される。この検出用パルスのパルス幅は被
検出パルスが発生するであろうと予測される時間域を示
すように設定される。
従って、Ｒ−Ｓフリップフロップ２４はリセットパルス
によってリセットされて被検出パルス検出のための準備
が整えられる。
によってリセットされて被検出パルス検出のための準備
が整えられる。
然る後に、ナントゲート１６の他方の入力に検出用パル
スが与えられて被検出パルスの出現を待つ。その被検出
パルスの発生によってナントゲート２４の出力レベルが
“０”となり、これによりＲ−Ｓフリップフロップ２４
の出力レベルが高レベル“１”から低レベル“０”へ切
り換えられる。
スが与えられて被検出パルスの出現を待つ。その被検出
パルスの発生によってナントゲート２４の出力レベルが
“０”となり、これによりＲ−Ｓフリップフロップ２４
の出力レベルが高レベル“１”から低レベル“０”へ切
り換えられる。
この状態が判定回路（図示せず）において被検出パルス
の発生の判定に供される。
の発生の判定に供される。
なお、被検出パルスが負論理形式で与えられる場合、上
記実施例におけるイクスクルーシブオアゲート１９の正
パルス／負パルス指示を“１”レベル（負パルス検出）
にすればよい。
記実施例におけるイクスクルーシブオアゲート１９の正
パルス／負パルス指示を“１”レベル（負パルス検出）
にすればよい。
以上説明したように本発明によれば、回路の複雑化を招
来することなしに被検出パルスの検出能力を高レベルに
保つことができる。又、サイクル渡りの検出も可能とな
る。
来することなしに被検出パルスの検出能力を高レベルに
保つことができる。又、サイクル渡りの検出も可能とな
る。
第１図は本発明の原理図、
第２図は本発明の一実施例を示す図、
第３図は本発明実施例の説明のためのタイミングチャー
ト、 第４図は従来技法の原理説明図、 第５図は２つの従来技法の説明図である。 第１図において、 １はクロックパルス発生回路、 ２はリセットパルス発生回路、 ３は検出用パルス発生回路、 ４は双安定回路、 ５はセット信号発生回路、 ３ｏｕｔは検出用パルス、 ４ｏｕｔは検出出力信号である。 第２図において、 １０はクロックパルス発生器、 １２．１８はアンドゲート、 １４ば遅延器、 ２０はインバータ、 １６はナントゲート、 ２２は被試験体、 ２４はＲ−３フリツプフロツプである。 （１−１）−月一一一− （’ｌ−２１−」−−］− （Ｂ） 本勇断８月の原王里図 第１図 第２図 タイミング４−マーμ 第３図 を巣挾烹０原理図 第４図 を粂」ノζ３ノーの８茫日月 しろ 第５図
ト、 第４図は従来技法の原理説明図、 第５図は２つの従来技法の説明図である。 第１図において、 １はクロックパルス発生回路、 ２はリセットパルス発生回路、 ３は検出用パルス発生回路、 ４は双安定回路、 ５はセット信号発生回路、 ３ｏｕｔは検出用パルス、 ４ｏｕｔは検出出力信号である。 第２図において、 １０はクロックパルス発生器、 １２．１８はアンドゲート、 １４ば遅延器、 ２０はインバータ、 １６はナントゲート、 ２２は被試験体、 ２４はＲ−３フリツプフロツプである。 （１−１）−月一一一− （’ｌ−２１−」−−］− （Ｂ） 本勇断８月の原王里図 第１図 第２図 タイミング４−マーμ 第３図 を巣挾烹０原理図 第４図 を粂」ノζ３ノーの８茫日月 しろ 第５図
Claims (2)
- （１）ロジックファンクションテスタ等におけるパルス
検出方法において、 被検出パルスが入力されて来る時間域を決める検出用パ
ルス（３ｏｕｔ）を発生させ、 該検出用パルス（３ｏｕｔ）内に生ずる被検出パルスに
応答してその検出出力信号（４ｏｕｔ）を発生させるこ
とを特徴とするパルス検出方法。 - （２）クロックパルス発生回路（１）と、 クロックパルス発生回路（１）のクロックパルス前縁部
を用いてリセットパルスを発生するリセットパルス発生
回路（２）と、 被検出パルスが入力されて来る時間域を決める検出用パ
ルスを、前記リセットパルスを発生させたクロックパル
スを用いて発生する検出用パルス発生回路（３）と、 リセットパルス発生回路（２）の出力にリセット入力を
接続した双安定回路（４）と、 入力を検出用パルス発生回路（３）の出力及び被検出パ
ルス出力（６）に接続し、出力を双安定回路（４）のセ
ット入力に接続したセット信号発生回路（５）とを備え
て構成したことを特徴とするパルス検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61058784A JPS62214375A (ja) | 1986-03-17 | 1986-03-17 | パルス検出方法及びその回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61058784A JPS62214375A (ja) | 1986-03-17 | 1986-03-17 | パルス検出方法及びその回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62214375A true JPS62214375A (ja) | 1987-09-21 |
Family
ID=13094195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61058784A Pending JPS62214375A (ja) | 1986-03-17 | 1986-03-17 | パルス検出方法及びその回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62214375A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6777458B1 (en) | 1999-08-25 | 2004-08-17 | Basf Aktiengesellschaft | Method for producing scratch-resistant coatings |
-
1986
- 1986-03-17 JP JP61058784A patent/JPS62214375A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6777458B1 (en) | 1999-08-25 | 2004-08-17 | Basf Aktiengesellschaft | Method for producing scratch-resistant coatings |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62214375A (ja) | パルス検出方法及びその回路 | |
| JPS6279379A (ja) | タイミング信号発生装置 | |
| KR100365406B1 (ko) | 액정 디스플레이 컨트롤러의 자동 리셋 회로 | |
| JP2599759B2 (ja) | フリップフロップテスト方式 | |
| JPH1172517A (ja) | タイミング波形検出装置 | |
| JPH0627785B2 (ja) | 半導体集積回路 | |
| JPH0368878A (ja) | 半導体集積回路装置 | |
| JPS5814989B2 (ja) | ロジック素子あるいはロジック回路の動作速度試験回路 | |
| KR100365407B1 (ko) | 리셋 신호 발생 회로를 내장한 액정 디스플레이 제어기 | |
| JPH1152015A (ja) | 高速半導体集積回路装置のテスト回路 | |
| JPH0735457Y2 (ja) | 回路動作監視回路 | |
| KR200222679Y1 (ko) | 입력신호의 상승에지 및 하강에지의 선택적 검출장치 | |
| JPS61189472A (ja) | 集積回路の試験法 | |
| JPH04215079A (ja) | タイミング発生器 | |
| JPH0580118A (ja) | 回路異常検出装置 | |
| JPS5824220Y2 (ja) | グリツチ検出器 | |
| JPS61140876A (ja) | 半導体集積回路装置 | |
| JPS57169684A (en) | Testing system for integrated circuit element | |
| JPH01231420A (ja) | パルス検出回路 | |
| SU555354A1 (ru) | Дискриминатор логических сигналов | |
| JPH04109733A (ja) | 出力回路 | |
| JPS6355477A (ja) | 動作試験回路 | |
| JPS58221177A (ja) | 集積回路の試験装置 | |
| KR970051407A (ko) | 동기식 반도체 메모리 장치 | |
| JPH0736770A (ja) | 半導体メモリ装置 |