JPH0580118A - 回路異常検出装置 - Google Patents
回路異常検出装置Info
- Publication number
- JPH0580118A JPH0580118A JP3238425A JP23842591A JPH0580118A JP H0580118 A JPH0580118 A JP H0580118A JP 3238425 A JP3238425 A JP 3238425A JP 23842591 A JP23842591 A JP 23842591A JP H0580118 A JPH0580118 A JP H0580118A
- Authority
- JP
- Japan
- Prior art keywords
- supply voltage
- power supply
- power
- circuit
- steady state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は電源投入時の電源の立ち上がり波形
による回路の誤動作を検出する回路異常検出装置に関
し、電源の立ち上がりを効率良く再現することを目的と
する。 【構成】 電源電圧発生手段１１は電源投入から定常状
態に到る過程における電源電圧の波形を、有限なパラメ
ータで記述される複雑な波形として擬似的に発生する。
出力パターン比較手段１３は上記擬似的に発生した電源
電圧が印加された被検査回路１２の定常状態時の出力パ
ターンと、理想的に立ち上がった電源電圧が印加された
被検査回路１２の定常状態時の出力パターンとを比較照
合して異常検出を行なう。
による回路の誤動作を検出する回路異常検出装置に関
し、電源の立ち上がりを効率良く再現することを目的と
する。 【構成】 電源電圧発生手段１１は電源投入から定常状
態に到る過程における電源電圧の波形を、有限なパラメ
ータで記述される複雑な波形として擬似的に発生する。
出力パターン比較手段１３は上記擬似的に発生した電源
電圧が印加された被検査回路１２の定常状態時の出力パ
ターンと、理想的に立ち上がった電源電圧が印加された
被検査回路１２の定常状態時の出力パターンとを比較照
合して異常検出を行なう。
Description
【０００１】
【産業上の利用分野】本発明は回路異常検出装置に係
り、特に電源投入時の電源の立ち上がり波形による回路
の誤動作を検出する回路異常検出装置に関する。
り、特に電源投入時の電源の立ち上がり波形による回路
の誤動作を検出する回路異常検出装置に関する。
【０００２】近年、回路が複雑になるに従って、大規模
半導体集積回路（ＬＳＩ）に代表される各種の回路ブロ
ックにおいて、電源投入時の電源の立ち上がり波形によ
って回路が誤動作することが多くなってきた。従って、
電源投入時の電源の立ち上がり波形による回路の誤動作
を検出する回路異常検出装置が必要とされる。
半導体集積回路（ＬＳＩ）に代表される各種の回路ブロ
ックにおいて、電源投入時の電源の立ち上がり波形によ
って回路が誤動作することが多くなってきた。従って、
電源投入時の電源の立ち上がり波形による回路の誤動作
を検出する回路異常検出装置が必要とされる。
【０００３】
【従来の技術】従来より、ＬＳＩやメモリ等の被検査対
象の異常検出のための試験評価方法は種々提案されてい
る。例えば、被検査対象に既知の試験パターンを与えた
ときに出力端子に現れるパターンを期待出力パターンと
比較する機能試験が従来より行なわれている。この場
合、入力試験パターンの発生や試験結果の判定を被検査
対象自身で行なったり、入力試験パターンの発生や長い
出力パターン系列から短いビット長への圧縮を被検査対
象自体で行なうこともある。
象の異常検出のための試験評価方法は種々提案されてい
る。例えば、被検査対象に既知の試験パターンを与えた
ときに出力端子に現れるパターンを期待出力パターンと
比較する機能試験が従来より行なわれている。この場
合、入力試験パターンの発生や試験結果の判定を被検査
対象自身で行なったり、入力試験パターンの発生や長い
出力パターン系列から短いビット長への圧縮を被検査対
象自体で行なうこともある。
【０００４】また、被検査対象と被検査対象と同じ電子
部品で良品のものに同一の試験パターンを同時に入力
し、両者の出力パターンを比較照合する方法も従来より
行なわれている。またハードウェアエミュレータを被検
査対象に接続して発生した試験パターンを利用して試験
を行なったり、マイクロプロセッサを用いて機能レベル
で故障モデルを記述して発生させた試験パターンを用い
るシミュレーション方法なども従来より知られている。
部品で良品のものに同一の試験パターンを同時に入力
し、両者の出力パターンを比較照合する方法も従来より
行なわれている。またハードウェアエミュレータを被検
査対象に接続して発生した試験パターンを利用して試験
を行なったり、マイクロプロセッサを用いて機能レベル
で故障モデルを記述して発生させた試験パターンを用い
るシミュレーション方法なども従来より知られている。
【０００５】
【発明が解決しようとする課題】しかるに、上記の従来
の異常検出方法は、いずれも電源電圧が安定な定常動作
状態での試験評価であり、電源投入時の電源の立ち上が
り波形によって回路が誤動作するか否かを検出するもの
はなかった。
の異常検出方法は、いずれも電源電圧が安定な定常動作
状態での試験評価であり、電源投入時の電源の立ち上が
り波形によって回路が誤動作するか否かを検出するもの
はなかった。
【０００６】電源投入時の回路の誤動作は元々被検査対
象である回路の欠陥が原因であるが、回路が複雑なため
シミュレーションでは誤動作の原因をつきとめるのは極
めて困難であり、また製品レベルでも電源投入時という
過渡期に発生する誤動作のために、再現が困難であり、
間欠障害となる、極めて厄介なものである。
象である回路の欠陥が原因であるが、回路が複雑なため
シミュレーションでは誤動作の原因をつきとめるのは極
めて困難であり、また製品レベルでも電源投入時という
過渡期に発生する誤動作のために、再現が困難であり、
間欠障害となる、極めて厄介なものである。
【０００７】本発明は上記の点に鑑みなされたもので、
電源の立ち上がりを効率良く再現することにより、上記
の課題を解決した回路異常検出装置を提供することを目
的とする。
電源の立ち上がりを効率良く再現することにより、上記
の課題を解決した回路異常検出装置を提供することを目
的とする。
【０００８】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図を示す。同図中、電源電圧発生手段１１は電源投
入から定常状態に到る過程における電源電圧波形を、有
限なパラメータで記述される複雑な波形として擬似的に
発生する。
ック図を示す。同図中、電源電圧発生手段１１は電源投
入から定常状態に到る過程における電源電圧波形を、有
限なパラメータで記述される複雑な波形として擬似的に
発生する。
【０００９】被検査回路１２は回路異常が検出される回
路である。出力パターン比較手段１３は擬似的に発生し
た電源電圧が印加された被検査回路１２の定常状態時の
出力パターンと、理想的に立ち上がった電源電圧が印加
されて定常状態になった被検査回路１２の定常状態時の
出力パターンとを比較照合して異常検出を行なう。
路である。出力パターン比較手段１３は擬似的に発生し
た電源電圧が印加された被検査回路１２の定常状態時の
出力パターンと、理想的に立ち上がった電源電圧が印加
されて定常状態になった被検査回路１２の定常状態時の
出力パターンとを比較照合して異常検出を行なう。
【００１０】
【作用】本発明では、電源投入から定常状態に到る過程
における複雑な電源電圧波形を、電源電圧発生手段１１
により擬似的に生成して被検査回路１２に印加したとき
と、理想的な立ち上がり電源電圧波形で被検査回路１２
に印加したときの夫々において定常状態時の出力パター
ンを出力パターン比較手段１３で比較照合し、不一致な
ら異常と判断する。
における複雑な電源電圧波形を、電源電圧発生手段１１
により擬似的に生成して被検査回路１２に印加したとき
と、理想的な立ち上がり電源電圧波形で被検査回路１２
に印加したときの夫々において定常状態時の出力パター
ンを出力パターン比較手段１３で比較照合し、不一致な
ら異常と判断する。
【００１１】また、上記の電源電圧発生手段１１により
発生される電源電圧波形は有限なパラメータによって記
述されるため、この有限なパラメータを設定すること
で、容易に再現することができる。これにより、複数種
類の電源投入時の擬似的な電源電圧波形を発生して、異
常検出を繰り返し、異常判定結果とパラメータとの関係
を統計処理する。
発生される電源電圧波形は有限なパラメータによって記
述されるため、この有限なパラメータを設定すること
で、容易に再現することができる。これにより、複数種
類の電源投入時の擬似的な電源電圧波形を発生して、異
常検出を繰り返し、異常判定結果とパラメータとの関係
を統計処理する。
【００１２】なお、上記の有限なパラメータは乱数によ
り発生して、各種の擬似的な電源電圧波形を無作為に発
生できるため、上記電源投入時の電源電圧波形のすべて
の種類を発生することは現実には不可能であるが、でき
るだけ現実に対応した電源電圧波形を擬似的に発生する
ことができる。
り発生して、各種の擬似的な電源電圧波形を無作為に発
生できるため、上記電源投入時の電源電圧波形のすべて
の種類を発生することは現実には不可能であるが、でき
るだけ現実に対応した電源電圧波形を擬似的に発生する
ことができる。
【００１３】
【実施例】図２は本発明の一実施例の構成図を示す。同
図中、電源リセット波形発生回路２１は、前記電源電圧
発生手段１１を構成しており、一般的な直流電源の電源
電圧ＶＣＣと、一般的なパワーオンリセット信号ＸＲＥ
ＳＥＴの各波形（パラメータ）が、入力パターン発生回
路２３ａからの制御信号により可変制御される構成とさ
れている。
図中、電源リセット波形発生回路２１は、前記電源電圧
発生手段１１を構成しており、一般的な直流電源の電源
電圧ＶＣＣと、一般的なパワーオンリセット信号ＸＲＥ
ＳＥＴの各波形（パラメータ）が、入力パターン発生回
路２３ａからの制御信号により可変制御される構成とさ
れている。
【００１４】上記のパラメータは、後述の図３（Ａ）に
示す電源電圧ＶＣＣの電源投入から定常状態に到るまで
の立ち上がり期間を分割した時間Ｔ１，Ｔ２及びＴ３
と、そのときの電圧値Ｖ１，Ｖ２及びＶ３、定常状態の
ときの時間Ｔ４、電源切断後次の電源投入までの時間Ｔ
５と、図３（Ｂ）に示すパワーオンリセット信号ＸＲＥ
ＳＥＴの電源投入時の時間Ｔ６とその時の値Ｖ４、電源
電圧定常状態後の遅れ時間Ｔ７、電源切断後の遅れ時間
Ｔ８とからなる。これらのパラメータは素子を破壊しな
い範囲で自由に設定でき、本実施例では経験に基づいて
設定されている。マイクロプロセッサ（ＭＵ）２２は前
記被検査回路１２を構成しており、前記電源電圧ＶＣ
Ｃ、パワーオンリセット信号ＸＲＥＳＥＴ、クロックＣ
ＬＫ、データ入力端子ＩＮ、データ入出力端子Ｉ／Ｏ及
びデータ出力端子ＯＵＴを夫々有する構成とされてい
る。
示す電源電圧ＶＣＣの電源投入から定常状態に到るまで
の立ち上がり期間を分割した時間Ｔ１，Ｔ２及びＴ３
と、そのときの電圧値Ｖ１，Ｖ２及びＶ３、定常状態の
ときの時間Ｔ４、電源切断後次の電源投入までの時間Ｔ
５と、図３（Ｂ）に示すパワーオンリセット信号ＸＲＥ
ＳＥＴの電源投入時の時間Ｔ６とその時の値Ｖ４、電源
電圧定常状態後の遅れ時間Ｔ７、電源切断後の遅れ時間
Ｔ８とからなる。これらのパラメータは素子を破壊しな
い範囲で自由に設定でき、本実施例では経験に基づいて
設定されている。マイクロプロセッサ（ＭＵ）２２は前
記被検査回路１２を構成しており、前記電源電圧ＶＣ
Ｃ、パワーオンリセット信号ＸＲＥＳＥＴ、クロックＣ
ＬＫ、データ入力端子ＩＮ、データ入出力端子Ｉ／Ｏ及
びデータ出力端子ＯＵＴを夫々有する構成とされてい
る。
【００１５】ＬＳＩテスタ２３は電源リセット波形発生
回路２１の制御信号、ＭＰＵ２２のクロックＣＬＫ及び
入力データを夫々発生する入力パターン発生回路２３ａ
と、ＭＰＵ２２からのデータを比較照合する出力パター
ン比較回路２３ｂとを有している。出力パターン比較回
路２３ｂは前記した出力パターン比較回路１３を構成し
ている。
回路２１の制御信号、ＭＰＵ２２のクロックＣＬＫ及び
入力データを夫々発生する入力パターン発生回路２３ａ
と、ＭＰＵ２２からのデータを比較照合する出力パター
ン比較回路２３ｂとを有している。出力パターン比較回
路２３ｂは前記した出力パターン比較回路１３を構成し
ている。
【００１６】入力パターン発生回路２３ａは水晶発振器
等の自励発振器によりクロックＣＬＫを発生出力し、ま
た一般的な論理回路の電源投入時の波形を単純化して作
成したデータ及びテストパターンを入力データとして出
力する。また、入力パターン発生回路２３ａは前記電源
リセット波形発生回路２１の出力電源電圧ＶＣＣ及びパ
ワーオンリセット信号ＸＲＥＳＥＴの波形を定めるパラ
メータを制御するための制御信号を、乱数を用いて発生
する。
等の自励発振器によりクロックＣＬＫを発生出力し、ま
た一般的な論理回路の電源投入時の波形を単純化して作
成したデータ及びテストパターンを入力データとして出
力する。また、入力パターン発生回路２３ａは前記電源
リセット波形発生回路２１の出力電源電圧ＶＣＣ及びパ
ワーオンリセット信号ＸＲＥＳＥＴの波形を定めるパラ
メータを制御するための制御信号を、乱数を用いて発生
する。
【００１７】これは、電源投入時のＶＣＣ及びＸＲＥＳ
ＥＴの各波形のすべての組合わせは、あまりに多すぎて
現実にはこれらをすべて再現するのは不可能であるた
め、乱数により無作為に上記各波形を発生することを複
数回繰り返すことにより、上記の各波形の再現度をでき
るだけ高めるためである。なお、入力パターン発生回路
２３ａはクロックＣＬＫの電源投入直後の図３（Ｃ）に
示す時間Ｔ９も任意に可変できる構成とされている。
ＥＴの各波形のすべての組合わせは、あまりに多すぎて
現実にはこれらをすべて再現するのは不可能であるた
め、乱数により無作為に上記各波形を発生することを複
数回繰り返すことにより、上記の各波形の再現度をでき
るだけ高めるためである。なお、入力パターン発生回路
２３ａはクロックＣＬＫの電源投入直後の図３（Ｃ）に
示す時間Ｔ９も任意に可変できる構成とされている。
【００１８】次に本実施例の動作について説明する。ま
ず、電源電圧ＶＣＣが理想的に立ち上がり、定常状態に
到った時のＭＰＵ２２の定常状態においてテストパター
ンが入力されたときの出力データを基準パターンデータ
として出力パターン比較回路２３ｂ内の記憶回路に書き
込んでおく。なお、ＬＳＩテスタ２３に予め機能として
この基準パターンデータを取り込んでおくこともでき
る。
ず、電源電圧ＶＣＣが理想的に立ち上がり、定常状態に
到った時のＭＰＵ２２の定常状態においてテストパター
ンが入力されたときの出力データを基準パターンデータ
として出力パターン比較回路２３ｂ内の記憶回路に書き
込んでおく。なお、ＬＳＩテスタ２３に予め機能として
この基準パターンデータを取り込んでおくこともでき
る。
【００１９】次に入力パターン発生回路２３ａの出力制
御信号により、電源リセット波形発生回路２１より図３
（Ａ）に示す電源電圧ＶＣＣ、同図（Ｂ）に示すパワー
オンリセット信号ＸＲＥＳＥＴを夫々発生出力させてＭ
ＰＵ２２に入力する一方、自ら図３（Ｃ）に示すクロッ
クＣＬＫ及び同図（Ｄ）に示す入力データを夫々発生し
てＭＰＵ２２に入力する。
御信号により、電源リセット波形発生回路２１より図３
（Ａ）に示す電源電圧ＶＣＣ、同図（Ｂ）に示すパワー
オンリセット信号ＸＲＥＳＥＴを夫々発生出力させてＭ
ＰＵ２２に入力する一方、自ら図３（Ｃ）に示すクロッ
クＣＬＫ及び同図（Ｄ）に示す入力データを夫々発生し
てＭＰＵ２２に入力する。
【００２０】図３（Ａ）に示す電源電圧ＶＣＣは、電源
投入時点より時間Ｔ１までは０から電圧Ｖ１まで直線的
に増加し、次の時間Ｔ２では電圧Ｖ２（ここではＶ２＜
Ｖ１）に固定保持され、更に次の時間Ｔ３では電圧Ｖ２
から定常状態の電圧Ｖ３まで直線的に増加する立ち上が
り波形とされ、また時間Ｔ４だけ定常状態に保持された
後切断され、その後時間Ｔ５経過してから次の電源投入
に到る波形とされている。
投入時点より時間Ｔ１までは０から電圧Ｖ１まで直線的
に増加し、次の時間Ｔ２では電圧Ｖ２（ここではＶ２＜
Ｖ１）に固定保持され、更に次の時間Ｔ３では電圧Ｖ２
から定常状態の電圧Ｖ３まで直線的に増加する立ち上が
り波形とされ、また時間Ｔ４だけ定常状態に保持された
後切断され、その後時間Ｔ５経過してから次の電源投入
に到る波形とされている。
【００２１】また、図３（Ｂ）に示すパワーオンリセッ
ト信号ＸＲＥＳＥＴは、電源投入時点より時間Ｔ６の期
間、小レベルＶ４にまで直線的に増加した後、電源電圧
ＶＣＣが定常状態になってから時間Ｔ７遅れて所定値と
なり、電源切断後時間Ｔ８遅れて電圧値０に復帰する波
形とされている。上記のパワーオンリセット信号ＸＲＥ
ＳＥＴの電源投入直後の波形は、電源投入直後のパワー
オンリセット入力へのノイズを想定している。
ト信号ＸＲＥＳＥＴは、電源投入時点より時間Ｔ６の期
間、小レベルＶ４にまで直線的に増加した後、電源電圧
ＶＣＣが定常状態になってから時間Ｔ７遅れて所定値と
なり、電源切断後時間Ｔ８遅れて電圧値０に復帰する波
形とされている。上記のパワーオンリセット信号ＸＲＥ
ＳＥＴの電源投入直後の波形は、電源投入直後のパワー
オンリセット入力へのノイズを想定している。
【００２２】また、図３（Ｃ）に示すクロックＣＬＫは
電源投入直後より時間Ｔ９の間ハイレベルに保持された
後、一定周期の矩形波として発生される。更に、図３
（Ｄ）に示す入力データは電源投入後、期間（Ｔ１＋Ｔ
２＋Ｔ３＋Ｔ７）の間は、論理“１”（電圧値Ｖ５ ）
又は“０”（電圧値０）であり、上記時刻（Ｔ１＋Ｔ２
＋Ｔ３＋Ｔ７）経過してリセット解除された時点以後所
定のテストパターンを発生する。
電源投入直後より時間Ｔ９の間ハイレベルに保持された
後、一定周期の矩形波として発生される。更に、図３
（Ｄ）に示す入力データは電源投入後、期間（Ｔ１＋Ｔ
２＋Ｔ３＋Ｔ７）の間は、論理“１”（電圧値Ｖ５ ）
又は“０”（電圧値０）であり、上記時刻（Ｔ１＋Ｔ２
＋Ｔ３＋Ｔ７）経過してリセット解除された時点以後所
定のテストパターンを発生する。
【００２３】ＭＰＵ２２は上記のテストパターンにより
所定の動作を行なってデータ出力端子より出力パターン
を出力する。出力パターン比較回路２３ｂはＭＰＵ２２
がリセット解除されている期間（パワーオンリセット信
号ＸＲＥＳＥＴがハイレベルの期間）、ＭＰＵ２２から
取り出される出力パターンを取り込み、これと前記した
基準出力パターンとを比較照合し、両者が一致する場合
は異常なし、両者が不一致ならば異常と判断して、その
ときのパラメータの各値と異常パターンを記憶する。
所定の動作を行なってデータ出力端子より出力パターン
を出力する。出力パターン比較回路２３ｂはＭＰＵ２２
がリセット解除されている期間（パワーオンリセット信
号ＸＲＥＳＥＴがハイレベルの期間）、ＭＰＵ２２から
取り出される出力パターンを取り込み、これと前記した
基準出力パターンとを比較照合し、両者が一致する場合
は異常なし、両者が不一致ならば異常と判断して、その
ときのパラメータの各値と異常パターンを記憶する。
【００２４】次にＬＳＩテスタ２３は乱数により上記パ
ラメータＴ１〜Ｔ９及びＶ１〜Ｖ４を可変して上記の電
源電圧ＶＣＣ、パワーオンリセット信号ＸＲＥＳＥＴ、
クロックＣＬＫを発生し、また所定のテストパターンを
発生して上記と同様の試験を行なう。以下、上記と同様
にしてＬＳＩテスタ２３は乱数を用いて上記の各波形Ｖ
ＣＣ，ＸＲＥＳＥＴ，ＣＬＫ、入力データを発生させて
出力パターンと基準パターンとを比較照合することを何
度も繰り返し、異常検出結果とそのときのパラメータと
の関係を統計処理してＭＰＵ２２の欠陥を探す。
ラメータＴ１〜Ｔ９及びＶ１〜Ｖ４を可変して上記の電
源電圧ＶＣＣ、パワーオンリセット信号ＸＲＥＳＥＴ、
クロックＣＬＫを発生し、また所定のテストパターンを
発生して上記と同様の試験を行なう。以下、上記と同様
にしてＬＳＩテスタ２３は乱数を用いて上記の各波形Ｖ
ＣＣ，ＸＲＥＳＥＴ，ＣＬＫ、入力データを発生させて
出力パターンと基準パターンとを比較照合することを何
度も繰り返し、異常検出結果とそのときのパラメータと
の関係を統計処理してＭＰＵ２２の欠陥を探す。
【００２５】異常が発生した場合は、その異常と無関係
なパラメータは順次固定し、更に上記の試験を行なうこ
とを繰り返すことにより、欠陥を特定することができ
る。本実施例によれば、これにより今まで見つけにくか
った間欠障害を非常に効率良く、見付けることができ
る。
なパラメータは順次固定し、更に上記の試験を行なうこ
とを繰り返すことにより、欠陥を特定することができ
る。本実施例によれば、これにより今まで見つけにくか
った間欠障害を非常に効率良く、見付けることができ
る。
【００２６】例えば、電源電圧ＶＣＣが電源投入直後の
時間Ｔ１における電圧Ｖ１までの立ち上がりより、パワ
ーオンリセット信号ＸＲＥＳＥＴの電源投入直後の電圧
Ｖ４までの立ち上がりの方が早いと障害が発生する。こ
れは、電源電圧ＶＣＣよりパワーオンリセット信号ＸＲ
ＥＳＥＴが立ち上がるタイミングが早いと、ＭＰＵ２２
内のテストモードに落ち込み、装置の間欠障害となるか
らである。ＭＰＵ２２の設計者は、現実には起り得ない
と思っていてテストモード条件に使っていたが、リセッ
ト回路の作り方によっては上記の障害が発生する。
時間Ｔ１における電圧Ｖ１までの立ち上がりより、パワ
ーオンリセット信号ＸＲＥＳＥＴの電源投入直後の電圧
Ｖ４までの立ち上がりの方が早いと障害が発生する。こ
れは、電源電圧ＶＣＣよりパワーオンリセット信号ＸＲ
ＥＳＥＴが立ち上がるタイミングが早いと、ＭＰＵ２２
内のテストモードに落ち込み、装置の間欠障害となるか
らである。ＭＰＵ２２の設計者は、現実には起り得ない
と思っていてテストモード条件に使っていたが、リセッ
ト回路の作り方によっては上記の障害が発生する。
【００２７】また、時間Ｔ４，Ｔ５を特定の値にすると
障害が発生する。これはＭＰＵ２２内部にリセットでき
ないフリップフロップがあり、しかもそれがＣＭＯＳト
ランジスタ構成のために、電源切断時の情報が内部に残
っており、誤動作するためである。これも間欠障害とな
る。
障害が発生する。これはＭＰＵ２２内部にリセットでき
ないフリップフロップがあり、しかもそれがＣＭＯＳト
ランジスタ構成のために、電源切断時の情報が内部に残
っており、誤動作するためである。これも間欠障害とな
る。
【００２８】このように、本実施例によれば、従来検出
できなかった、電源立ち上がり時の異常を効率良く検出
することができる。
できなかった、電源立ち上がり時の異常を効率良く検出
することができる。
【００２９】なお、本発明は上記の実施例に限定される
ものではなく、例えばＭＰＵ２２が自己テストプログラ
ムを有している場合は、ＬＳＩテスタ２３の代りにその
自己テストプログラムを用いて入力パターンの発生と出
力パターンの比較を行なうようにしてもよい（ただし、
この場合でも電源電圧、リセット信号等はＬＳＩテスタ
で制御された外部回路を用いる。）。また、被検査回路
１２としてはＭＰＵ２２の代りにメモリなどを用いるこ
ともできる。
ものではなく、例えばＭＰＵ２２が自己テストプログラ
ムを有している場合は、ＬＳＩテスタ２３の代りにその
自己テストプログラムを用いて入力パターンの発生と出
力パターンの比較を行なうようにしてもよい（ただし、
この場合でも電源電圧、リセット信号等はＬＳＩテスタ
で制御された外部回路を用いる。）。また、被検査回路
１２としてはＭＰＵ２２の代りにメモリなどを用いるこ
ともできる。
【００３０】
【発明の効果】上述の如く、本発明によれば、有限のパ
ラメータを任意に設定することで、電源投入から定常状
態に到る過程の任意の電源電圧波形を発生して電源立ち
上がり時の電源電圧波形を容易に再現できるようにした
ため、従来できなかった電源立ち上がり時の回路異常の
検出を行なうことができ、また上記の有限のパラメータ
を乱数により発生し、異常検出結果とパラメータとの関
係から異常に無関係なパラメータは固定することを順次
繰り返すことにより、電源立ち上がり時の回路異常を極
めて効率良く検出することができる等の特長を有するも
のである。
ラメータを任意に設定することで、電源投入から定常状
態に到る過程の任意の電源電圧波形を発生して電源立ち
上がり時の電源電圧波形を容易に再現できるようにした
ため、従来できなかった電源立ち上がり時の回路異常の
検出を行なうことができ、また上記の有限のパラメータ
を乱数により発生し、異常検出結果とパラメータとの関
係から異常に無関係なパラメータは固定することを順次
繰り返すことにより、電源立ち上がり時の回路異常を極
めて効率良く検出することができる等の特長を有するも
のである。
【図１】本発明の原理ブロック図である。
【図２】本発明の一実施例の構成図である。
【図３】本発明の一実施例の動作説明用タイムチャート
である。
である。
１１ 電源電圧発生手段 １２ 被検査回路 １３ 出力パターン比較手段 ２１ 電源リセット波形発生回路 ２２ マイクロプロセッサ（ＭＰＵ） ２３ ＬＳＩテスタ
Claims (3)
- 【請求項１】 電源投入から定常状態に到る過程におけ
る電源電圧波形を、有限なパラメータで記述される複雑
な波形として擬似的に発生する電源電圧発生手段（１
１）と、 前記擬似的に発生した電源電圧が印加された被検査回路
（１２）の定常状態時の出力パターンと、理想的に立ち
上がった電源電圧が印加されて定常状態になった該被検
査回路（１２）の定常状態時の出力パターンとを比較照
合して異常検出を行なう出力パターン比較手段（１３）
とを有することを特徴とする回路異常検出装置。 - 【請求項２】 前記電源電圧発生手段（１１）は、電源
切断後から電源投入までの電源電圧波形も有限なパラメ
ータで記述される波形として生成することを特徴とする
請求項１記載の回路異常検出装置。 - 【請求項３】 前記電源電圧発生手段（１１）は、前記
有限なパラメータを乱数により発生することを特徴とす
る請求項１又は２記載の回路異常検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3238425A JP3002575B2 (ja) | 1991-09-18 | 1991-09-18 | 回路異常検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3238425A JP3002575B2 (ja) | 1991-09-18 | 1991-09-18 | 回路異常検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0580118A true JPH0580118A (ja) | 1993-04-02 |
| JP3002575B2 JP3002575B2 (ja) | 2000-01-24 |
Family
ID=17030022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3238425A Expired - Lifetime JP3002575B2 (ja) | 1991-09-18 | 1991-09-18 | 回路異常検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3002575B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003028929A (ja) * | 2001-07-13 | 2003-01-29 | Advantest Corp | 半導体試験装置のシーケンスモニタ |
| JP2009301366A (ja) * | 2008-06-13 | 2009-12-24 | Fujitsu Ltd | ノイズ解析装置 |
| WO2019142273A1 (ja) * | 2018-01-17 | 2019-07-25 | 日本電気株式会社 | 設備状態監視システム、分析装置、方法、プログラム |
-
1991
- 1991-09-18 JP JP3238425A patent/JP3002575B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003028929A (ja) * | 2001-07-13 | 2003-01-29 | Advantest Corp | 半導体試験装置のシーケンスモニタ |
| JP2009301366A (ja) * | 2008-06-13 | 2009-12-24 | Fujitsu Ltd | ノイズ解析装置 |
| WO2019142273A1 (ja) * | 2018-01-17 | 2019-07-25 | 日本電気株式会社 | 設備状態監視システム、分析装置、方法、プログラム |
| US11346867B2 (en) | 2018-01-17 | 2022-05-31 | Nec Corporation | Facility state monitoring system, analysis apparatus, method, and program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3002575B2 (ja) | 2000-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5822228A (en) | Method for using built in self test to characterize input-to-output delay time of embedded cores and other integrated circuits | |
| US7725744B2 (en) | Method and apparatus to generate circuit energy models with multiple clock gating inputs | |
| JPH0458072B2 (ja) | ||
| US7865795B2 (en) | Methods and apparatuses for generating a random sequence of commands for a semiconductor device | |
| TWI818068B (zh) | 用於分段記憶體實體之方法及裝置 | |
| US5418931A (en) | Method and apparatus for detecting timing errors in digital circuit designs | |
| JP3002575B2 (ja) | 回路異常検出装置 | |
| CN114690018A (zh) | 一种集成电路芯片的测试方法、装置和存储介质 | |
| US5590135A (en) | Testing a sequential circuit | |
| KR100310715B1 (ko) | 동기형반도체기억장치 | |
| US20040049711A1 (en) | Oscillation based access time measurement | |
| JP2985056B2 (ja) | Ｉｃ試験装置 | |
| US20050024074A1 (en) | Method and apparatus for characterizing an electronic circuit | |
| JP2000090693A (ja) | メモリ試験装置 | |
| US5461575A (en) | Simulation of sequential circuits for calculating timing characteristics to design/manufacture a logic network | |
| KR100639678B1 (ko) | 테스트 장치 | |
| US7421637B1 (en) | Generating test input for a circuit | |
| KR100336907B1 (ko) | 메모리 시험장치 | |
| JPH11174125A (ja) | 半導体テスト回路 | |
| US6647538B1 (en) | Apparatus and method for signal skew characterization utilizing clock division | |
| JP2004252981A (ja) | 静的タイミング解析装置による低電圧スイングバスの解析方法 | |
| JPH0627785B2 (ja) | 半導体集積回路 | |
| JP2000097996A (ja) | 半導体試験装置 | |
| JP4130711B2 (ja) | 半導体試験装置 | |
| JPH04244979A (ja) | 遅延テストパターン及びその作成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991102 |