JPS60119712A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60119712A JPS60119712A JP22715983A JP22715983A JPS60119712A JP S60119712 A JPS60119712 A JP S60119712A JP 22715983 A JP22715983 A JP 22715983A JP 22715983 A JP22715983 A JP 22715983A JP S60119712 A JPS60119712 A JP S60119712A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- epitaxial layer
- type
- generated
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は半導体装置に関し、特に高密度デバイスの製作
に好適な結晶欠陥の極めて少ないＮ型エピタキシアル層
を有する半導体装置に関する。
に好適な結晶欠陥の極めて少ないＮ型エピタキシアル層
を有する半導体装置に関する。
半導体基板の表面やエピタキシアル層の活性領域に発生
する微小欠陥はデバイスの電気特性を悪化させることは
よく知られており、この微小欠陥を最小限に抑制するこ
とが半導体素子の歩留ｐ向上につながっている。
する微小欠陥はデバイスの電気特性を悪化させることは
よく知られており、この微小欠陥を最小限に抑制するこ
とが半導体素子の歩留ｐ向上につながっている。
この微小欠陥を発生させる主な原因としては半導体基板
（以下シリコン基板について説明する）中に存在する転
移、積層欠陥等の結晶欠陥と、素子の製造工程中に発生
する重金属元素による汚染が考えられておシ種々の抑制
方法、いわゆるゲッタリング方法が施されている。
（以下シリコン基板について説明する）中に存在する転
移、積層欠陥等の結晶欠陥と、素子の製造工程中に発生
する重金属元素による汚染が考えられておシ種々の抑制
方法、いわゆるゲッタリング方法が施されている。
従来知られているゲッタリング方法としては、（１）サ
ンドブラスト法等によシ機械的に高密度の欠陥をシリコ
ン基板の裏面に形成する、（２）高濃就のリンあるいは
ホウ素等の不純物をシリコン基板の不要部分に拡散する
、（３）イオン注入によシ高密度の欠陥をシリコン基板
の不要部分に形成する、等の方法が一般的でオリ、これ
らの方法によシはぼ目的が達成されていた。
ンドブラスト法等によシ機械的に高密度の欠陥をシリコ
ン基板の裏面に形成する、（２）高濃就のリンあるいは
ホウ素等の不純物をシリコン基板の不要部分に拡散する
、（３）イオン注入によシ高密度の欠陥をシリコン基板
の不要部分に形成する、等の方法が一般的でオリ、これ
らの方法によシはぼ目的が達成されていた。
しかしながら、最近の半導体デバイスの高密度化、結晶
の大口径化、高品質化、低価格化等の要求からシリコン
基板の活性化領域中の微小欠陥の抑制はますます重要と
なってきている。特に最近開発が進められている固体撮
像装置においては、広いチップ面積の中に多数の絵素を
高密度に形成する必要があり、１個の微小欠陥でも絵素
中に存在する場合はリーグ電流が発生し白きす不良とな
る。このため活性領域に欠陥のない高品質のシリコン基
板が依求されているが、従来のゲッタリング方法では目
的とする欠陥レベルに達することはできず、歩留りよく
良好な特性を有する固体撮像素子が得られないという欠
点がある。
の大口径化、高品質化、低価格化等の要求からシリコン
基板の活性化領域中の微小欠陥の抑制はますます重要と
なってきている。特に最近開発が進められている固体撮
像装置においては、広いチップ面積の中に多数の絵素を
高密度に形成する必要があり、１個の微小欠陥でも絵素
中に存在する場合はリーグ電流が発生し白きす不良とな
る。このため活性領域に欠陥のない高品質のシリコン基
板が依求されているが、従来のゲッタリング方法では目
的とする欠陥レベルに達することはできず、歩留りよく
良好な特性を有する固体撮像素子が得られないという欠
点がある。
最近、シリコン基板の内部欠陥を利用したインドリン７
ツクゲツタリング効果（以下ＩＱ効果という）を用いて
半導体装置を製造することが行なわれている。ＩＧ効果
の発生は次のように考えられている。すなわちシリコン
基板金熱処理することにより基板に含まれる過剰酸素が
析出し、その結果基板部に８ｉ０．が形成され、これに
伴なって転位、積層欠陥が生じその歪応力が微小欠陥を
ゲッタリングするものである。
ツクゲツタリング効果（以下ＩＱ効果という）を用いて
半導体装置を製造することが行なわれている。ＩＧ効果
の発生は次のように考えられている。すなわちシリコン
基板金熱処理することにより基板に含まれる過剰酸素が
析出し、その結果基板部に８ｉ０．が形成され、これに
伴なって転位、積層欠陥が生じその歪応力が微小欠陥を
ゲッタリングするものである。
このＩＧ効果の大きさは、シリコン基板内に含まれる過
剰の酸素と、基板内にＳｉｎ、を形成させるための熱処
理条件に依存するため再現性が悪く、固体撮像装置の製
造に応用した場合、特性の良い固体撮像装置を歩留シ良
く得ることができないという欠点がある。
剰の酸素と、基板内にＳｉｎ、を形成させるための熱処
理条件に依存するため再現性が悪く、固体撮像装置の製
造に応用した場合、特性の良い固体撮像装置を歩留シ良
く得ることができないという欠点がある。
本発明の目的は、上記欠点を除去し、Ｎ型半導体基板上
に高密度の結晶欠陥を発生させ、この上に形成された欠
陥の極めて少ないＮ型エピタキシアル層に半導体素子を
形成することによシ、製造歩留り、信頼性等の改善され
た高密波の半導体装置を安定かつ容易に提供することに
ある。
に高密度の結晶欠陥を発生させ、この上に形成された欠
陥の極めて少ないＮ型エピタキシアル層に半導体素子を
形成することによシ、製造歩留り、信頼性等の改善され
た高密波の半導体装置を安定かつ容易に提供することに
ある。
本発明の半導体装置は、エピタキシアル層よシも低濃度
のＮ型不純物を含むＮｉＪ、半導体基板と、このＮ型半
導体基板上に形成され半導体素子が形成されるＮｍエピ
タキシアル層とを含んで構成さ〔実施例の説明〕 ＩＧ効果を高めるにはシリコン基板内に多くの結晶欠陥
を発生させることが必要で必るが、従来抹上起したよう
に熱処理例えは、４００℃〜５００℃の低温処理後５５
０℃〜１０００℃の高温処理により結晶欠陥を発生させ
ていた。しかしながら第１図に示すようにＮ型シリコン
基板１の赤面ｌ−には微小欠陥２が残ハ表面に無欠陥層
を形成することはできなかった。発明者はＮ型シリコン
基板−に含まれるＮ型不純物ｏｒが低下するにつれてシ
リコン基板内に発生する結晶欠陥が増加することを実験
的に確かめ本発明に至った。すなわち、Ｎ型不純物＃度
の異なるシリコン基板に、当導体装置の製造工程とほぼ
同一条件で熱処理を施したのち、シリコン基板内に発生
した結晶欠陥を調べだ結果は第２図に示すとおりであっ
た。同図から分るように、シリコン基板中に含まれるＮ
型不純物濃度を下けてゆくと、熱処理後シリコン基板内
に発生する結晶欠陥は多くなりそれだけシリコン基板表
面の欠陥はＩＱ効果によシ減少する。し≠１しながら、
低濃度のＮ型不純物を含むシリコン基板上に固体撮像素
子を形成することはシリコン基板の比抵抗が太きすぎて
適当ではない。
のＮ型不純物を含むＮｉＪ、半導体基板と、このＮ型半
導体基板上に形成され半導体素子が形成されるＮｍエピ
タキシアル層とを含んで構成さ〔実施例の説明〕 ＩＧ効果を高めるにはシリコン基板内に多くの結晶欠陥
を発生させることが必要で必るが、従来抹上起したよう
に熱処理例えは、４００℃〜５００℃の低温処理後５５
０℃〜１０００℃の高温処理により結晶欠陥を発生させ
ていた。しかしながら第１図に示すようにＮ型シリコン
基板１の赤面ｌ−には微小欠陥２が残ハ表面に無欠陥層
を形成することはできなかった。発明者はＮ型シリコン
基板−に含まれるＮ型不純物ｏｒが低下するにつれてシ
リコン基板内に発生する結晶欠陥が増加することを実験
的に確かめ本発明に至った。すなわち、Ｎ型不純物＃度
の異なるシリコン基板に、当導体装置の製造工程とほぼ
同一条件で熱処理を施したのち、シリコン基板内に発生
した結晶欠陥を調べだ結果は第２図に示すとおりであっ
た。同図から分るように、シリコン基板中に含まれるＮ
型不純物濃度を下けてゆくと、熱処理後シリコン基板内
に発生する結晶欠陥は多くなりそれだけシリコン基板表
面の欠陥はＩＱ効果によシ減少する。し≠１しながら、
低濃度のＮ型不純物を含むシリコン基板上に固体撮像素
子を形成することはシリコン基板の比抵抗が太きすぎて
適当ではない。
第３図は本発明の一実施例の断面図でおる。特に微小欠
陥の発生状況を示している。
陥の発生状況を示している。
Ｉ Ｘ １ ｏ！’個／ｃＩ／ｌのＮ型不純物を含むシ
リコン基板１０（比抵抗約５０Ω−儂）上には３Ｘ１ｆ
ｌ’ｉｖ’ｄのＮ型不純物を含むエピタキシアル層３（
比抵抗約２０Ω−の）を約３５μｍ成長させこのエピタ
キシアル層３に固体撮像素子を形成した。然るときは、
シリコン基板１０中には６ ｘ １０’１１ＭＣｒ／１
程度の多数の微小欠陥が発生し、だが、エピタキシアル
層３中には見尚らなかった。これはエピタキシアル層に
は酸素が含まれないため酸素に起因する微小欠陥が発生
しないことと、製造プロセス中の汚染による欠陥がシリ
コン基板中の結晶欠陥によるＩＱ効果によって除去され
るためと考えられる。
リコン基板１０（比抵抗約５０Ω−儂）上には３Ｘ１ｆ
ｌ’ｉｖ’ｄのＮ型不純物を含むエピタキシアル層３（
比抵抗約２０Ω−の）を約３５μｍ成長させこのエピタ
キシアル層３に固体撮像素子を形成した。然るときは、
シリコン基板１０中には６ ｘ １０’１１ＭＣｒ／１
程度の多数の微小欠陥が発生し、だが、エピタキシアル
層３中には見尚らなかった。これはエピタキシアル層に
は酸素が含まれないため酸素に起因する微小欠陥が発生
しないことと、製造プロセス中の汚染による欠陥がシリ
コン基板中の結晶欠陥によるＩＱ効果によって除去され
るためと考えられる。
このように半導体装置のｇ！造プロセスにおケル熱処理
のみでシリコン基板中にｋｆ結晶欠陥発生させてエピタ
キシアル層中の欠陥をなくすことによシ、このエピタキ
シアル層に形成された固体撮像素子においては白きすの
発生は極めて少なくその良品率は大幅に向上した。
のみでシリコン基板中にｋｆ結晶欠陥発生させてエピタ
キシアル層中の欠陥をなくすことによシ、このエピタキ
シアル層に形成された固体撮像素子においては白きすの
発生は極めて少なくその良品率は大幅に向上した。
以上詳細に説明したように、本発明によれば微小欠陥の
極めて少ないＮ型エピタキシアル層に半導体素子を形成
することによシ高密度で、歩留り及び信ｌｊ４性の向上
した半導体装置、特に固体撮像装置が得られるのでその
効果は大きい。
極めて少ないＮ型エピタキシアル層に半導体素子を形成
することによシ高密度で、歩留り及び信ｌｊ４性の向上
した半導体装置、特に固体撮像装置が得られるのでその
効果は大きい。
第１図は従来の半導体基板の結晶欠陥発生状況説明する
図、第２図は半導体基板中のＮ型不純物濃度と結晶欠陥
密度との関連を示す図、第３図は本発明の一実施例を示
す断面図である。 尚、図において、１．１０・・・・・・Ｎ！！ｌ！！シ
リコン基板、２・・・・・・微小欠陥、３・・・・・・
エピタキシアル層。
図、第２図は半導体基板中のＮ型不純物濃度と結晶欠陥
密度との関連を示す図、第３図は本発明の一実施例を示
す断面図である。 尚、図において、１．１０・・・・・・Ｎ！！ｌ！！シ
リコン基板、２・・・・・・微小欠陥、３・・・・・・
エピタキシアル層。
Claims (2)
- （１）Ｎｍ半導体基板上にＮ型エピタキシアル層を設け
、該Ｎ型エピタキシアル層に半導体素子を形成した半導
体装置において、前記Ｎ型半導体基板のＮｆｉ不純物は
前記Ｎｆｉエピタキシアル層より低濃度であることを特
徴とする半導体装置。 - （２）Ｎｍ、半導体基板ノＮ型不純物濃度は２ｘ１ｏＩ
４ＩＦ−以下でおる特許請求の範囲第（１）項記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22715983A JPS60119712A (ja) | 1983-12-01 | 1983-12-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22715983A JPS60119712A (ja) | 1983-12-01 | 1983-12-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60119712A true JPS60119712A (ja) | 1985-06-27 |
Family
ID=16856417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22715983A Pending JPS60119712A (ja) | 1983-12-01 | 1983-12-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60119712A (ja) |
-
1983
- 1983-12-01 JP JP22715983A patent/JPS60119712A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06232141A (ja) | 半導体基板の作成方法及び固体撮像装置の製造方法 | |
| JP3276500B2 (ja) | シリコンウェーハとその製造方法 | |
| JPS60136218A (ja) | 半導体装置およびその製造方法 | |
| JP3203740B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPS60119712A (ja) | 半導体装置 | |
| JPS6120337A (ja) | 半導体装置の製造方法 | |
| JP2762183B2 (ja) | シリコン基板の製造方法 | |
| JP2007311672A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH02250329A (ja) | 半導体デバイスおよび張り合わせ基板ならびにその製造方法 | |
| JPS60120516A (ja) | 半導体装置 | |
| JP2883752B2 (ja) | シリコンウェーハの製造方法 | |
| JP2010040638A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS6312376B2 (ja) | ||
| JPH0574782A (ja) | シリコン基板の製造方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JP2001044206A (ja) | シリコンウェーハの熱処理方法 | |
| JPH02170522A (ja) | 半導体装置の製造方法 | |
| JPH0434300B2 (ja) | ||
| JPH07193073A (ja) | シリコンウエハの製造方法 | |
| JPH088413A (ja) | 半導体基板の製造方法 | |
| JP2783123B2 (ja) | 半導体基板およびその製造方法 | |
| JPS6089916A (ja) | 半導体装置の製造方法 | |
| JPH06166595A (ja) | シリコンウェーハ | |
| JPH079909B2 (ja) | 半導体素子の製造方法 |