JPS60117361A - 記憶装置接続方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明はデータ処理システムにおける、記憶装置と他装
置間の接続方式に関するもので、ある。

（２）従来技術と問題点 従来、データ処理システムにおいては、記憶装置と他装
置との接続方式として、プロセッサ、記憶装置、各入出
力装置をそれぞれ独立にシステムバスに接続する方式と
、プロセッサ、各入出力装置はそれぞれ独立にシステム
バスに接続するが記憶装置だけはシステムバスに直接接
続せずプロセッサに接続して入出力装置と記憶装置間の
データ転送は該プロセッサを介して行なう方式との、２
種類の方式があった。

第１図は従来の記憶装置と他装置との接続の例を示す図
で、前記説明の前者の場合を示すものであυ、１は記憶
装置、２はプロセッサ、３Ｉ〜３・は入出力装置、４は
システムバス、５１〜５１１ハシステムバスアダプタ、
６はキャッシュメモリを表わしている。

第１図に示す方式では、記憶装置１と入出力装置３１〜
３つとの間のデータ転送をプロセッサ２に依存していな
いので該データ転送に際してプロセッサ２の処理が中断
されることが無いと云う利点を有するが、記憶装置１と
プロセッサ２との間のデータ転送がシステムバス４を経
由して行なわれるので、高速なアクセスが不可能である
から、処理の高速化を図るためプロセッサ２内にキャッ
シュメモリ６を設け、記憶装置１内の一定の大きさの領
域ごとの内容を予め該キャッシュメモリ６に書き込んで
おいて、該キャッシュメモリからプログラムやデータを
読み出して処理すると云う方式を採る必要があシ、その
ため、ハードウェア量が増加すると共に制御が複雑にな
ると云う欠点があった。

第２図は従来の記憶装置と他装置との接続の他の例を示
す図で、前記説明の後者の場合を示すものであシ、１／
、２′、３１〜３′。、４／、５４〜５′。はそれぞれ
第１図の１．２．３１〜３゜、４．５■〜５ゎと同様で
ある。

第２図に示す方式では、記憶装置１／とプロセッサ２′
が直結されているので、その間のデータ転送が高速で行
なえる利点を有するが、記憶装置１′と入出力装置３１
〜３′、との間のデータ転送をプロセッサ２′の制御に
依存しているので、プロセッサ２′の処理の合い間を縫
ってデータ転送を行なわなければならず、システムの処
理効率が高められないと云う欠点があった。

（３）発明の目的 本発明は上記従来の欠点に鑑み、キャッシュメモＩＪ　
’に必要とせず、プロセッサと記憶装置との間で高速な
データ転送が可能であって、かつ、記憶装置と入出力装
置間でのデータ転送に際しプロセッサがその処理を中断
する必要のない接続方式を提供することを目的としてい
る。

（４）発明の構成 そして、この目的は本発明によれば特許請求の範囲に記
載のとおシ、記憶装置とプロセッサと入出力装置とを有
し、入出力装置と記憶装置間はシステムバスを介して情
報の転送が行なわれるデータ処理装置において、記憶装
置とプロセッサとの間に専用のバスを設け、プロセッサ
から記憶装置への書き込み情報は該専用のバスによシ転
送し、入出力装置から記憶装置への書き込み情報はシス
テムバスおよびシステムバスアダプタを経由して転送す
ると共に、記憶装置からの読み出し情報をプロセッサへ
転送する場合は前記専用のバスを使用し、記憶装置から
の読み出し情報を入出力装置へ転送する場合はシステム
バスアダプタを経由してシステムバスへ送出することを
特徴とする記憶装置接続方式によシ達成される０ （５）発明の実施例 第３図は本発明の１実施例の記憶装置と他装置の接続を
示す図で、７は記憶装置（以下ＭＳとも云う）、８はプ
ロセッサ、９．〜汎ハ入出力装置、１０はシステムバス
アダプタ、１１はシステムバス、１２Ｉ〜１２゜はシス
テムバスアダプタを表わしている。

第４図は本発明の１実施例のブロック図であって、７．
８．１０，１１は第３図と同様であシ、１３．１４．１
７．１８はバス、１５はＭＳ制御信号線、１６は入出力
装置からのＭＳ要求信号線、１９はＭＳ制御部、Ｒはプ
ロセッサ内のＭＳ要求信号線を表わしている。

バス１３はシステムバスアダプタ１ｏと記憶装置７間の
インタフェースバス、バス１４はプロセッサ８と記憶装
置７間の個別バス、バス１７はシステムバスアダプタ１
ｏと記憶装置７間のインタフェースバス、バス１８はプ
ロセッサ８と記憶装置７間の個別バスを形成している。

第４図において、記憶装置７（ＭＳ）へのアクセスの制
御はプロセッサ８内のＭＳ制御部１９で一括して行なわ
れる。すなわち、ＭＳへのアクセス要求はプロセッサ８
より発生するものと、入出力装置から上ってシステムバ
スアダプタ１０を経由して来るものとがあるが、その、
いずれもがＭＳ制御部１９に入シ、該ＭＳ制御部１９が
記憶装置７との間のＭＳ制御信号線１５上の信号によシ
記憶装置７を制御する。そして、プロセッサ８が記憶装
置７にデータを書き込む場合には、バス１４によってア
ドレス情報や書き込みデータを転送し、また、データを
読み出す場合にはバス１８を使用する。バス１４とバス
１８が、このように記憶装置７とプロセッサ８の間の個
別ハスを形成しているので、システムバス１１を経由し
ないから、記憶装置７とプロセッサ８との間のデータ転
送が高速で行なえる。

一方、入出力装置からのデータの書き込みの場合は、シ
ステムバス１１、システムバスアダプタ１０を経由して
バス１３によシアドレス情報や書き込みデータが転送さ
れ、また記憶装置７から読み出したデータを入出力装置
に送シ出す場合は、バス１７が使用される。

一般的に入出力装置とプロセッサとでは記憶装置へのア
クセス頻度が圧倒的に後者の方が高い。入出力装置とプ
ロセッサから同時に記憶装置の使用要求が上った場合は
ＭＳ制御部内でへ出力装量側の使用要求が優先選択され
る。

プロセッサの動作タイミングをシステムノくスアダプタ
のそれよシも高速（例えば４倍）として、プロセッサお
よび入出力装置がそれぞれのタイミングにより記憶装置
にアクセスする構成とすることも可能である。

（６）発明の効果 以上詳細に説明したように本発明の方式によれば、プロ
セッサからは記憶装置が恰も直結されているかの如く、
プロセッサの動作タイミングに同期しての高速アクセス
が可能であり、入出力装置からは記憶装置が単独でシス
テムバスに接続されているかの如くアクセス出来て、入
出力装置と記憶装置との間でデータの転送中もプロセッ
サは他の処理を行な・　７　・ える。そのため、本発明によればキャッシュメモリを設
ける必要が無く、簡潔な構成の処理効率の高いデータ処
理システムを構成することが可能であるから効果は大で
ある。

【図面の簡単な説明】

第１図は従来の記憶装置と他装置との接続の例を示す図
、第２図は従来の記憶装置と他装置との接続の他の例を
示す図、第３図は本発明の１実施例の記憶装置と他装置
との接続を示す図、第４図は本発明の１実施例のブロッ
ク図である。 １．１′、７・・・・・・記憶装置、２．２′％８・・
・・・・プロセッサ、３１〜３゜、３１〜３′３．９１
Ｎ９Ｉｌ・・・・・・入出力装置、４．１１・・・・・
・システムバス、５．〜乳、５’ｓ〜５′。、１０．１
２．〜１２３・・・・・・システムバスアダプタ、６・
・・・・・キャッシュメモリ、１３．１４．１７．１８
・・・・・・・バス、１５・・・・・・ＭＳ制御信号線
、１６・・・・・・入出力装置からのＭＳ要求信号線、
１９・・・・・・ＭＳ制御部 ・　８　・ 津／甑

Claims (1)

【特許請求の範囲】
1. 記憶装置とプロセッサと入出力装置とを有し、入出力装
   置と記憶装置間はシスラムノ５スを介して情報の転送が
   行なわれるデータ処理装置において、記憶装置とプロセ
   ッサとの間に専用のノくスを設け、プロセッサから記憶
   装置への書き込み情報は該専用のバスによシ転送し、入
   出力装置から記憶装置への書き込み情報はシステムノ（
   スおよびシステムバスアダプタを経由して転送すると共
   に、記憶装置からの読み出し情報をプロセッサへ転送す
   る場合は前記専用の）（スを使用し、記憶装置からの読
   み出し情報を入出力装置へ転送する場合はシステムバス
   アダプタを経由してシステムバスへ送出すること全特徴
   とする記憶装置接続方式。