JPS60115284A - 半導体レ−ザ及びその製法 - Google Patents
半導体レ−ザ及びその製法Info
- Publication number
- JPS60115284A JPS60115284A JP22275283A JP22275283A JPS60115284A JP S60115284 A JPS60115284 A JP S60115284A JP 22275283 A JP22275283 A JP 22275283A JP 22275283 A JP22275283 A JP 22275283A JP S60115284 A JPS60115284 A JP S60115284A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cladding layer
- active layer
- semiconductor
- mesa structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は光通信方式において光源として用いられる埋込
み形見光素子に関するもので活性層幅を容易に制御しな
がら製作することができる構造に関するものである。
み形見光素子に関するもので活性層幅を容易に制御しな
がら製作することができる構造に関するものである。
従来技術
従来の埋め込み形見光素子では第１図Ｃに示すとお夛、
活性層を含むペテロ接合部分はｎ形基板上１に形成され
、その構造は基板側から順にｎ形半導体層２．活性層と
なる半導体層６．Ｐ形半導体層４．電極形成用半導体層
１４であシ、埋め込み層の形成に当っては第１図Ａに示
すように電極形成用半導体層１４０表面に５ｚ０２等の
マスク５をストライプ状に形成し、これをマスクとして
、ブロム−メタノール等のエツチング液にょシ第１図Ｂ
のようにメサエッチングを行なう。この場合。
活性層を含むペテロ接合部分はｎ形基板上１に形成され
、その構造は基板側から順にｎ形半導体層２．活性層と
なる半導体層６．Ｐ形半導体層４．電極形成用半導体層
１４であシ、埋め込み層の形成に当っては第１図Ａに示
すように電極形成用半導体層１４０表面に５ｚ０２等の
マスク５をストライプ状に形成し、これをマスクとして
、ブロム−メタノール等のエツチング液にょシ第１図Ｂ
のようにメサエッチングを行なう。この場合。
基本横モードのレーザ発振を得るには活性層３の幅を３
２μｍ以下に制御する必要があるが通常ｐ型半導体層４
と電極形成用半導体層１４の各半導体層を加えた厚みは
〒３μｍ程度以上有シ、６活性層までとどくメサエッチ
ング工程では当然３μｍ 以上メサエッチングする必要
があシ、活性層３０幅を２２μｍ以下に制御するには５
ｉ０２等のマスク５の幅を４と１４の半導体層を加えた
厚みに応じて変化させる必要があシ、活性層５０幅の制
御がむずがしいという欠点があった。
２μｍ以下に制御する必要があるが通常ｐ型半導体層４
と電極形成用半導体層１４の各半導体層を加えた厚みは
〒３μｍ程度以上有シ、６活性層までとどくメサエッチ
ング工程では当然３μｍ 以上メサエッチングする必要
があシ、活性層３０幅を２２μｍ以下に制御するには５
ｉ０２等のマスク５の幅を４と１４の半導体層を加えた
厚みに応じて変化させる必要があシ、活性層５０幅の制
御がむずがしいという欠点があった。
第１図Ｂのメサ構造の形成後、図Ｃに示す埋込み層を形
成するが、仁の埋込み成長は選択成長で行なわれ、液相
成長法以外の結晶成長法では困難であった。
成するが、仁の埋込み成長は選択成長で行なわれ、液相
成長法以外の結晶成長法では困難であった。
又、埋め込み層中には半導体結晶層１５と１６とからな
るｐｎ接合があシ活性層６を通る順方向電流に対して逆
バイアスとなって電流阻止機能を有し活性層３に電流を
集中させる役割シと活性層３を埋めこみ型光導波路とす
る役割シをはたしている。このとき活性層３の側面の半
導体層１５は抵抗率が低いために高い電流注入時には活
性／？’ｆ３を通して流れる電流の他に活性層３の側面
の近くを流れる発光にきよしないもれ電流が加わ９２発
光効率が悪いという欠点があった。
るｐｎ接合があシ活性層６を通る順方向電流に対して逆
バイアスとなって電流阻止機能を有し活性層３に電流を
集中させる役割シと活性層３を埋めこみ型光導波路とす
る役割シをはたしている。このとき活性層３の側面の半
導体層１５は抵抗率が低いために高い電流注入時には活
性／？’ｆ３を通して流れる電流の他に活性層３の側面
の近くを流れる発光にきよしないもれ電流が加わ９２発
光効率が悪いという欠点があった。
発明の目的
本発明はこれらの欠点を解決するためになされたもので
、その目的は活性層を含むペテロ接合部のメサ構造の高
さが小さくてすむようにし、活性層幅の制御を容易にな
すこと、埋めこみ成長が選択成長によらず液相成長以外
の成長法２例えば分子線エピタキシャル成長法、 ＭＯ
ＣＶＤ ｆＥ、、 ハｒｙ ケン化物気相成長法なども
応用することが可能とすることなどである。
、その目的は活性層を含むペテロ接合部のメサ構造の高
さが小さくてすむようにし、活性層幅の制御を容易にな
すこと、埋めこみ成長が選択成長によらず液相成長以外
の成長法２例えば分子線エピタキシャル成長法、 ＭＯ
ＣＶＤ ｆＥ、、 ハｒｙ ケン化物気相成長法なども
応用することが可能とすることなどである。
発明の構成と作用
第２図は本発明の第１の実施例であυ、ここではＩｎＰ
／ Ｇａ１ｎＡ、Ｐ系の半導体材料を用いた素子につ
いて説明する。まず第２図り及びＤ′において、１はｎ
型１ｎＰ基板、２は下部クラッド層となるｎ型ＩｎＰ結
晶層、３は活性層であるＧａｌル／ｈＰ ４元混晶層、
４は上部クラッド層となるｐ型１ｎＰ結晶層。
／ Ｇａ１ｎＡ、Ｐ系の半導体材料を用いた素子につ
いて説明する。まず第２図り及びＤ′において、１はｎ
型１ｎＰ基板、２は下部クラッド層となるｎ型ＩｎＰ結
晶層、３は活性層であるＧａｌル／ｈＰ ４元混晶層、
４は上部クラッド層となるｐ型１ｎＰ結晶層。
６は半絶縁性１ｎＰ結晶層、８はＺｎ又はＣｄの拡散に
よるｐ型頭域か、もしくはＢｅ等のイオン打込みによる
ｐ型頭域、１１は拡散又は打込み時におけるマスクとな
る物質９例えば５ｉ０２膜等である。
よるｐ型頭域か、もしくはＢｅ等のイオン打込みによる
ｐ型頭域、１１は拡散又は打込み時におけるマスクとな
る物質９例えば５ｉ０２膜等である。
この構成において、活性層３のＧａ１ｎＡｓＰ ４元混
晶の格子定数はＩｎＰ単結晶の格子定数に合致させてお
く。
晶の格子定数はＩｎＰ単結晶の格子定数に合致させてお
く。
図り、Ｄ’の構造を得るにはまず基板１の上に液相成長
法（ＬＰＥ ）あるいは気相成長法（ＶＰＥ 、 ＭＯ
ＣＶＤ）又は分子線エピタキシー（ｗＢＥ）法等によＪ
２，３．４の順で各結晶層を形成しく図Ａ）１次にこ
の表面にスパッタ法、 ＣＶＤ法などとフォトエッチ技
術によシ５ｉ０２膜、Ａｎ、ｏｓ膜あるいは５ＳＢＮ番
膜あるいはフォトレジスト膜などの適当な幅のストライ
プ状薄膜５を形成する。その後、このストライプ状薄膜
５をマスクとして利用し各結晶層のＮ脱ストライプの下
取外の部分を化学エツチングなどで取り去る（図Ｂまた
はＢ′）。この場合９図Ｂは選択性エツチング液を使用
した場合でＩｎＰ結晶に対しては塩酸系ＣＨ＊ Ｏ＋
２ｇｃβ）のエツチング液を使用し。
法（ＬＰＥ ）あるいは気相成長法（ＶＰＥ 、 ＭＯ
ＣＶＤ）又は分子線エピタキシー（ｗＢＥ）法等によＪ
２，３．４の順で各結晶層を形成しく図Ａ）１次にこ
の表面にスパッタ法、 ＣＶＤ法などとフォトエッチ技
術によシ５ｉ０２膜、Ａｎ、ｏｓ膜あるいは５ＳＢＮ番
膜あるいはフォトレジスト膜などの適当な幅のストライ
プ状薄膜５を形成する。その後、このストライプ状薄膜
５をマスクとして利用し各結晶層のＮ脱ストライプの下
取外の部分を化学エツチングなどで取り去る（図Ｂまた
はＢ′）。この場合９図Ｂは選択性エツチング液を使用
した場合でＩｎＰ結晶に対しては塩酸系ＣＨ＊ Ｏ＋
２ｇｃβ）のエツチング液を使用し。
Ｇａ１ｎＡｚＰ ４元混晶に対しては硫酸系（３７７２
５０，＋Ｒ２０゜十Ｈ２０）のエツチング液を使用する
。との方法で。
５０，＋Ｒ２０゜十Ｈ２０）のエツチング液を使用する
。との方法で。
活性層３０幅は５のマスクと同程度の幅に容易にメサエ
ッチすることができる。図Ｂ′はメタノールブロム等の
化学エツチング液でメサエッチした場合で、各結晶層は
一様にメサエッチされ、活性層−６の下でメサエッチを
やめる。この方法ではメサ側面は（１１１）面となシ逆
メサ状にメサエッチングされるので活性層３の幅は５よ
シやや小さい幅にエッチすることができる。各結晶層の
厚みはｎ型ＩｎＰ結晶層２が数／’ｍｊ活性層６が０．
１−０．２ ｐｍ、 ｐ型１ｎＰ結晶層４が０．５μｍ
程度である。
ッチすることができる。図Ｂ′はメタノールブロム等の
化学エツチング液でメサエッチした場合で、各結晶層は
一様にメサエッチされ、活性層−６の下でメサエッチを
やめる。この方法ではメサ側面は（１１１）面となシ逆
メサ状にメサエッチングされるので活性層３の幅は５よ
シやや小さい幅にエッチすることができる。各結晶層の
厚みはｎ型ＩｎＰ結晶層２が数／’ｍｊ活性層６が０．
１−０．２ ｐｍ、 ｐ型１ｎＰ結晶層４が０．５μｍ
程度である。
その後、５のマスクを取り去シ、第２図ｃ、ｃ’に示す
様に各結晶層２，３，４に接する面にＮｉ、Ｃｏ又はＦ
−等をドープすることなどによシ高抵抗化した半絶縁性
１ｎＰ結晶層６を成長せしめる。その後。
様に各結晶層２，３，４に接する面にＮｉ、Ｃｏ又はＦ
−等をドープすることなどによシ高抵抗化した半絶縁性
１ｎＰ結晶層６を成長せしめる。その後。
１１をマスクとしてＺｎ又はＣｄ等の熱拡散もしくはＢ
ａ等のイオン打込みを４のｐ型１ｎＰ結晶層（上部クラ
ッド層）に達するまでおこない半絶縁性１ｎＰ結晶層６
中にｐ型領域８を得る（第２図り、Ｄ’）。
ａ等のイオン打込みを４のｐ型１ｎＰ結晶層（上部クラ
ッド層）に達するまでおこない半絶縁性１ｎＰ結晶層６
中にｐ型領域８を得る（第２図り、Ｄ’）。
第２の実施例においては第３図Ａ、ＢまたはＢ′までは
第２図のＡ、ＢまたはＢ′と同じ工程で得ることができ
る。第３図ｃ、ｃ’では第２図ｃ、ｃ’の半絶縁性１ｎ
Ｐ結晶層のかわシにｐ型１ｎＰ結晶層９とｎ型ＩｎＰ結
晶層１０の順に通常の結晶成長法の手段によシ順次形成
する。
第２図のＡ、ＢまたはＢ′と同じ工程で得ることができ
る。第３図ｃ、ｃ’では第２図ｃ、ｃ’の半絶縁性１ｎ
Ｐ結晶層のかわシにｐ型１ｎＰ結晶層９とｎ型ＩｎＰ結
晶層１０の順に通常の結晶成長法の手段によシ順次形成
する。
その後第２図の実施例と同様にｐ型領域８を形成し図り
またはＤ′の構造を得る。 ｐ型領域８の深さ方向４ま
で達する距離は２μｍ程度以下となる様に６又は？、１
ｏの各結晶層を形成している。
またはＤ′の構造を得る。 ｐ型領域８の深さ方向４ま
で達する距離は２μｍ程度以下となる様に６又は？、１
ｏの各結晶層を形成している。
第４図、第５図に電極形成後の素子を示す。第４図は第
２図の実施例の電極形成を示し、第５図は第３図の実施
例の電極形成を示す。各図においで研磨し、基板１にｎ
型オーミック電極１３を。
２図の実施例の電極形成を示し、第５図は第３図の実施
例の電極形成を示す。各図においで研磨し、基板１にｎ
型オーミック電極１３を。
又ｐ型オーミック電極１２をｐ型領域８の表面に形成す
る。その後各図の紙面に垂直方向にヘキカイ。
る。その後各図の紙面に垂直方向にヘキカイ。
エツチング等の手段で適描な間隔の共振器を形成すると
とて半導体レーザ素子が得られる。
とて半導体レーザ素子が得られる。
発明の実施例
以下に具体的な数値を用いて２つのよシ具体的な実施例
を説明する。
を説明する。
（実施例Ａ）
第２図の構成においてＳｎドープであってｎ型。
キャリヤ密度２Ｘ１０１８ｃｍ−３の（１００） Ｉｎ
Ｐ基板上に２゜３．４の各層を順に結晶成長した。各結
晶層の特性は次のとおシである。
Ｐ基板上に２゜３．４の各層を順に結晶成長した。各結
晶層の特性は次のとおシである。
２；ｎ屋ＩルＰ、厚み２μｍ、 Ｓｎドープ、キャリヤ
鴨・度６ ×１０”ｃｍ−’ ３： ＧａＯ，２６Ｉａｏ、ｙ４”０．５６ＰＯ，４４
ｙ厚み０・２μｍ、ノンドープｎ型、キャリヤ密度８Ｘ
１０”ｃｍ’。
鴨・度６ ×１０”ｃｍ−’ ３： ＧａＯ，２６Ｉａｏ、ｙ４”０．５６ＰＯ，４４
ｙ厚み０・２μｍ、ノンドープｎ型、キャリヤ密度８Ｘ
１０”ｃｍ’。
４；ｐ型１ｎＰ、厚み０．６５μｍ、Ｚｎドープ、キャ
リヤ密度５ Ｘ １０ ” ａｍ−’ これらの結晶層は通常のスライドボートを用いた液相成
長法によシ成長した。各結晶層の成長温度は６００℃か
ら５９５℃の間にある。結晶層４の上にｒｆスパッタ法
で厚さ１ｓｏｏ、；の５ｉ０２膜５を形成し。
リヤ密度５ Ｘ １０ ” ａｍ−’ これらの結晶層は通常のスライドボートを用いた液相成
長法によシ成長した。各結晶層の成長温度は６００℃か
ら５９５℃の間にある。結晶層４の上にｒｆスパッタ法
で厚さ１ｓｏｏ、；の５ｉ０２膜５を形成し。
この膜をフォトリングラフィ技術によって＜ １１０＞
方向にそった幅２．６ハのストライプ上にのこした。
方向にそった幅２．６ハのストライプ上にのこした。
この５ｉ０２ストライプをエツチングマスクとして濃度
５チのメタノールブロム溶液にょシメサエッチングを行
った。エツチング深さを１μｍとしたことによシ活性層
３の幅は１．６ｐｍとなった。その後Ｓ＊ ０２膜５を
ぶつ酸水溶液でとシさ多結晶全面に液相成長法を用いて
厚み約２μｍの高抵抗のＩｎＰ層を成長させた。
５チのメタノールブロム溶液にょシメサエッチングを行
った。エツチング深さを１μｍとしたことによシ活性層
３の幅は１．６ｐｍとなった。その後Ｓ＊ ０２膜５を
ぶつ酸水溶液でとシさ多結晶全面に液相成長法を用いて
厚み約２μｍの高抵抗のＩｎＰ層を成長させた。
高抵抗１ｎＰの成長にあたってはＩｎ−Ｐ 溶液中にＮ
ｉを１ｗｔチ添加した後７２０℃で４Ｄ時間、純水素中
でベーキングした成長溶液を用い＋ ６３０℃から成長
を行った。こうして得られたＩｎＰｎ感層比抵抗は１０
５Ω−ｃｍであった。この後この高抵抗ＩｎＰ層乙の上
面に０．２μ専の５ｉＢＮ４膜と０．５μｍの７オトレ
ジスト膜を形成しフォトリソグラフィ技術にょシこの２
層膜中にメサの上部にそって幅４μｍの溝を形成した。
ｉを１ｗｔチ添加した後７２０℃で４Ｄ時間、純水素中
でベーキングした成長溶液を用い＋ ６３０℃から成長
を行った。こうして得られたＩｎＰｎ感層比抵抗は１０
５Ω−ｃｍであった。この後この高抵抗ＩｎＰ層乙の上
面に０．２μ専の５ｉＢＮ４膜と０．５μｍの７オトレ
ジスト膜を形成しフォトリソグラフィ技術にょシこの２
層膜中にメサの上部にそって幅４μｍの溝を形成した。
この後イオン打込み装置にょシウェハ上面全面にわたｂ
２ｏｏｘｖの加速電圧でＢｅのイオン打込みを行った
。このときのドーズ量は５ ｘ １０１４ｃｍ−２であ
シロ５０℃２０分の熱処理によυ幅４．５１ｔｒｎ、江
さ１．５ハのｐ型領域８（キャリヤ密度３ Ｘ ｉＤ１
８ｃｍ ’ ）が結晶層４に達して形成された。
２ｏｏｘｖの加速電圧でＢｅのイオン打込みを行った
。このときのドーズ量は５ ｘ １０１４ｃｍ−２であ
シロ５０℃２０分の熱処理によυ幅４．５１ｔｒｎ、江
さ１．５ハのｐ型領域８（キャリヤ密度３ Ｘ ｉＤ１
８ｃｍ ’ ）が結晶層４に達して形成された。
ＩｎＰ基板１を研磨して全体を約９０μｍの厚みとした
後ｐ型オーミック電極１２としてＡ ａ −Ｚ ｎ −
Ｎ ｉ合金膜を、′ｎ型オーミック電極１３としてＡｕ
−Ｇｙ−Ｎｉ合金膜を各々形成し、長さ２００μｍの共
振器長のレーザ素子を得た。この素子をダイヤモンドヒ
ートシンク上にｐ側を下にしてＡｕ−Ｓｎ合金を用いて
マウントし、順方向直流電流を注入したところ２５℃で
の発振しきい値として１２ ｍＡ 、発振波ＪＧ１．２
８μｍ。
後ｐ型オーミック電極１２としてＡ ａ −Ｚ ｎ −
Ｎ ｉ合金膜を、′ｎ型オーミック電極１３としてＡｕ
−Ｇｙ−Ｎｉ合金膜を各々形成し、長さ２００μｍの共
振器長のレーザ素子を得た。この素子をダイヤモンドヒ
ートシンク上にｐ側を下にしてＡｕ−Ｓｎ合金を用いて
マウントし、順方向直流電流を注入したところ２５℃で
の発振しきい値として１２ ｍＡ 、発振波ＪＧ１．２
８μｍ。
微分量子効率３０ ％／ｆａｃｅｔ 、最大光出力４５
ｍＦＦをイ１）た。発振の遠視野像を調べたところ光出
力４５ｍ１Ｆにおいても基本モードであった。
ｍＦＦをイ１）た。発振の遠視野像を調べたところ光出
力４５ｍ１Ｆにおいても基本モードであった。
（実施例Ｂ）
本実施例においては実施例Ａと全く同様に製作工保をす
すめたが、メサ形成後の埋めこみ成長は第３図の様式と
して、 ＭＯＣＶＩ）法によるｐ型及びｎ型のＩｎＰ層
の２層の結晶成長を行った。ｐ型１ｎＰはムドープでキ
ャリヤｉ度５ Ｘ １０”ｃｍ−’ 、厚み０．８μｍ
、 ｎ型１ｎＰはＳ−ドープでキャリヤ密度６Ｘ１０”
Ｃｍ−’ 、厚み１，２μｍ成長温度は６２０℃でトリ
エチルインジウムとホスフィンを原料とし常圧で成長し
た。
すめたが、メサ形成後の埋めこみ成長は第３図の様式と
して、 ＭＯＣＶＩ）法によるｐ型及びｎ型のＩｎＰ層
の２層の結晶成長を行った。ｐ型１ｎＰはムドープでキ
ャリヤｉ度５ Ｘ １０”ｃｍ−’ 、厚み０．８μｍ
、 ｎ型１ｎＰはＳ−ドープでキャリヤ密度６Ｘ１０”
Ｃｍ−’ 、厚み１，２μｍ成長温度は６２０℃でトリ
エチルインジウムとホスフィンを原料とし常圧で成長し
た。
この後の工程は実施例Ａと全く同様で、得られた素子特
性は２５℃での発振しきい値１８ ｒＬＡ、発振波長１
．２８μｍ、微分量子効率２４％／ｆａｃｅｔ、最大光
出力２８ｍＦを得た。
性は２５℃での発振しきい値１８ ｒＬＡ、発振波長１
．２８μｍ、微分量子効率２４％／ｆａｃｅｔ、最大光
出力２８ｍＦを得た。
実施例Ａの第４図に示した構造の素子と実施例Ｂの第５
図に示した構造の素子とを比較すれば第４図に示した構
造の素子は埋め込み層を通して流れるもれ電流がｔｌと
んどないので発光効率が大きく同じ注入電流では２倍近
い光出力を得ることが出来た。一方画素子とも発振しき
い値は活性層６の幅を１．５μｍ程度に容易に形成する
ことが出来たので低しきい値の素子を歩留シ良く得るこ
とが出来た。尚、各実施例はＩｎＰ／ＧａｌルＡ＃Ｐ系
で説明したが他のＧａＡｎＡｚｌＧａＡｚ系及びＧａＡ
ＩＡｚＳｂｌＧａｓｈ系の材料でも当然同じ効果を有す
る。
図に示した構造の素子とを比較すれば第４図に示した構
造の素子は埋め込み層を通して流れるもれ電流がｔｌと
んどないので発光効率が大きく同じ注入電流では２倍近
い光出力を得ることが出来た。一方画素子とも発振しき
い値は活性層６の幅を１．５μｍ程度に容易に形成する
ことが出来たので低しきい値の素子を歩留シ良く得るこ
とが出来た。尚、各実施例はＩｎＰ／ＧａｌルＡ＃Ｐ系
で説明したが他のＧａＡｎＡｚｌＧａＡｚ系及びＧａＡ
ＩＡｚＳｂｌＧａｓｈ系の材料でも当然同じ効果を有す
る。
又、各実施例は通常の７７ブリペロ形埋め込み形見光素
子について説明したが、との思想は緬モードが単一なス
ペクトルを有するファブリペロミラーを有さないＤＦＢ
（分布帰還形）レーザ、 ＤＢＲレーザ（ブラッグ反
射形レーザ）等についても適用できる。
子について説明したが、との思想は緬モードが単一なス
ペクトルを有するファブリペロミラーを有さないＤＦＢ
（分布帰還形）レーザ、 ＤＢＲレーザ（ブラッグ反
射形レーザ）等についても適用できる。
以上説明したように本発明によればメサ４を造を実質的
に上部クラッド層と活性層のみに形成するので、その際
のエツチング深さはごく浅くて良いので活性層の幅のコ
ントロールが精度良くできる。
に上部クラッド層と活性層のみに形成するので、その際
のエツチング深さはごく浅くて良いので活性層の幅のコ
ントロールが精度良くできる。
本発明においては、極力メサ構造の高さを低くするため
に上部クラッド層の厚みを下部クラッド層よシ薄＜形成
している（例えば、下部クラッド層が数ハ、活性層が０
．１〜０．２μ町上部クラッド層が０．５μｍ位である
）。上部クラッド層のＪＶ、 ！−の限界は、１ｐｒＰ
Ｌ〜０．３μｍの厚さに形成できる。本発明においては
、十分活性層の厚みプラスクラッド層の厚み、すなわち
メサの高さを２μ縛以下に形成でき。
に上部クラッド層の厚みを下部クラッド層よシ薄＜形成
している（例えば、下部クラッド層が数ハ、活性層が０
．１〜０．２μ町上部クラッド層が０．５μｍ位である
）。上部クラッド層のＪＶ、 ！−の限界は、１ｐｒＰ
Ｌ〜０．３μｍの厚さに形成できる。本発明においては
、十分活性層の厚みプラスクラッド層の厚み、すなわち
メサの高さを２μ縛以下に形成でき。
幅
精度良く活性層δ６がコントロールできる。
発明の効果
阜
以上説明しとおシ本発明の素子において社基本横モード
を有し低しきい値のものを再現性良く得られる。又埋め
こみ成長が選択成長でないために液相成長以外の他の成
長・方法を用いることカニでき大面積の基板を用いた大
量生産に道を拓くものである。
を有し低しきい値のものを再現性良く得られる。又埋め
こみ成長が選択成長でないために液相成長以外の他の成
長・方法を用いることカニでき大面積の基板を用いた大
量生産に道を拓くものである。
第１図、（−（は、従来の半導体レーザの製造工程によ
る説明図、第２図、４−Ｄ及びＢ′〜Ｄ′ は、しそれ
ぞれ本発明の半導体レーザの第１の実施例の製造工程図
及び一部変更された製造工程図、第３図Ａ−Ｄ及びＢ′
〜Ｄ′は、それぞれ本発明の半導体し０−ザの第２の実
施例の製造工程哩及び一部変更された製造工程図、第４
図Ａ及びＢはそれぞれ本発明の第１の実施例の電極形成
後の素子形状及び一部変更された第１の実施例の電極形
成後の素子形状のそれぞれ説明図、第５図Ａ及びＢはそ
れぞれ本発明の第２の実施例の電極形成後の素子形状及
び一部変更された第２の実施例の電極形成後の素子形状
のそれぞれ説明図。 （主な符号） １・・・ｎ型１ｎＰ基板、２・・・ｎ型１ｎＰ結晶層。 ３・・・Ｇａ１ｎＡｚＰ ４元混晶層、４・−ｐ型１ｎ
Ｐ結晶層。 ５・・・ＳｉＯ２膜、 ６・・・半絶縁性１ｎＰ結晶層
。 ７・・・Ｓ１０．膜、 ８・・・ｐ型領域、９・・・ｐ
型１ｎＰ結晶層、１０・・・ｎＷＩｎＰ結晶層、１１・
・・５ｉ０２膜。 １２・・・ｐ型オーミック電極、１５・・・ｎ型オーミ
ック電極。 特許出願人 日本電信電話公社 代理人 弁理士玉蟲久五部（外２名） 第１図 Ａ 第１図 第２図 第３図 ４ 図 ５図 手続補正書（方式） ％式％ ２、発明の名称 半導体レーザ及びその製法 ６、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区内幸町１丁目１番６号名称 （
４２２）日本電信電話公社 代表者真藤 恒 ４、代理人 ａ補正の内容 別紙の通り （１） 明細書の第１３頁１０行目乃至１５行目の記載
の「第２図Ａ、Ｄ及びＢ′〜Ｄ′は、・・・・・製造工
程図、」を削除し９次の通り訂正する。
る説明図、第２図、４−Ｄ及びＢ′〜Ｄ′ は、しそれ
ぞれ本発明の半導体レーザの第１の実施例の製造工程図
及び一部変更された製造工程図、第３図Ａ−Ｄ及びＢ′
〜Ｄ′は、それぞれ本発明の半導体し０−ザの第２の実
施例の製造工程哩及び一部変更された製造工程図、第４
図Ａ及びＢはそれぞれ本発明の第１の実施例の電極形成
後の素子形状及び一部変更された第１の実施例の電極形
成後の素子形状のそれぞれ説明図、第５図Ａ及びＢはそ
れぞれ本発明の第２の実施例の電極形成後の素子形状及
び一部変更された第２の実施例の電極形成後の素子形状
のそれぞれ説明図。 （主な符号） １・・・ｎ型１ｎＰ基板、２・・・ｎ型１ｎＰ結晶層。 ３・・・Ｇａ１ｎＡｚＰ ４元混晶層、４・−ｐ型１ｎ
Ｐ結晶層。 ５・・・ＳｉＯ２膜、 ６・・・半絶縁性１ｎＰ結晶層
。 ７・・・Ｓ１０．膜、 ８・・・ｐ型領域、９・・・ｐ
型１ｎＰ結晶層、１０・・・ｎＷＩｎＰ結晶層、１１・
・・５ｉ０２膜。 １２・・・ｐ型オーミック電極、１５・・・ｎ型オーミ
ック電極。 特許出願人 日本電信電話公社 代理人 弁理士玉蟲久五部（外２名） 第１図 Ａ 第１図 第２図 第３図 ４ 図 ５図 手続補正書（方式） ％式％ ２、発明の名称 半導体レーザ及びその製法 ６、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区内幸町１丁目１番６号名称 （
４２２）日本電信電話公社 代表者真藤 恒 ４、代理人 ａ補正の内容 別紙の通り （１） 明細書の第１３頁１０行目乃至１５行目の記載
の「第２図Ａ、Ｄ及びＢ′〜Ｄ′は、・・・・・製造工
程図、」を削除し９次の通り訂正する。
Claims (1)
- （１） 半導体結晶基板上に下部クラッド層が形成され
、該下部クラッド層上に活性層となる結晶層とその上の
上部クラッド層、または下部クラッド層の一部と活性層
となる結晶層とその上の上部クラッド層がメサ構造に形
成され、該メサ構造は半絶縁性又はｐｎ接合の逆バイア
スによシミ流を阻止する生者体層によシ埋込まれておシ
、該半導体層上に形成される電極と前記メサ構造の上部
クラッド層とは、局部的に形成された前記上部クラッド
層と同じ導電形のイオン注入層又は拡散層で接続されて
いることを特徴とする半導体レーザ。 Ｑ） 半導体結晶基板上に下部クラッド層と活性層と上
部クラッド層を順次成長せしめ、上部クラッド層と活性
層、または上部クラッド層と活性層と下部クラッド層の
一部をメサ構造にエツチング形成し、該メサ構造を半絶
縁性又はｐｎ接合の逆バイアスにより電流を阻止する半
導体層によって埋込み、次いで前記メサ構造の上方の前
記半導体層の表面よシ局部的にイオン注入法又は熱拡散
法によシネ細物を導入して前記半導体層の表面とＡＩＪ
記メサ構造の上部クラッド層とを接続する該上１μクラ
ッド層と同じ導電形のイオン注入層又は拡散層を形成し
、該イオン注入層または拡散層に電極を形成することを
特徴とする半導体レーザの製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22275283A JPS60115284A (ja) | 1983-11-26 | 1983-11-26 | 半導体レ−ザ及びその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22275283A JPS60115284A (ja) | 1983-11-26 | 1983-11-26 | 半導体レ−ザ及びその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60115284A true JPS60115284A (ja) | 1985-06-21 |
Family
ID=16787350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22275283A Pending JPS60115284A (ja) | 1983-11-26 | 1983-11-26 | 半導体レ−ザ及びその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60115284A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011083581A1 (de) * | 2011-09-28 | 2013-03-28 | Humboldt-Universität Zu Berlin | Verfahren zum herstellen eines lasers |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5688390A (en) * | 1979-12-20 | 1981-07-17 | Nec Corp | Manufacture of semiconductor laser |
| JPS56110283A (en) * | 1980-02-04 | 1981-09-01 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of embedded circuit structure-type semiconductor laser device |
| JPS5768097A (en) * | 1980-10-14 | 1982-04-26 | Nec Corp | Manufacture of semiconductor laser |
-
1983
- 1983-11-26 JP JP22275283A patent/JPS60115284A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5688390A (en) * | 1979-12-20 | 1981-07-17 | Nec Corp | Manufacture of semiconductor laser |
| JPS56110283A (en) * | 1980-02-04 | 1981-09-01 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of embedded circuit structure-type semiconductor laser device |
| JPS5768097A (en) * | 1980-10-14 | 1982-04-26 | Nec Corp | Manufacture of semiconductor laser |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011083581A1 (de) * | 2011-09-28 | 2013-03-28 | Humboldt-Universität Zu Berlin | Verfahren zum herstellen eines lasers |
| WO2013044913A3 (de) * | 2011-09-28 | 2013-09-26 | Humboldt-Universität Zu Berlin | Verfahren zum herstellen eines lasers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4255755A (en) | Heterostructure semiconductor device having a top layer etched to form a groove to enable electrical contact with the lower layer | |
| JP2708165B2 (ja) | 半導体構造およびその製造方法 | |
| JPH02288288A (ja) | 埋め込みヘテロ構造レーザダイオードの製造方法 | |
| JPH021386B2 (ja) | ||
| GB2040552A (en) | Semiconductor Laser | |
| JPS60115284A (ja) | 半導体レ−ザ及びその製法 | |
| JP2542570B2 (ja) | 光集積素子の製造方法 | |
| US6275515B1 (en) | Semiconductor laser device and method of producing the same | |
| JPS6344311B2 (ja) | ||
| JPS6258692A (ja) | 半導体発光装置の製造方法 | |
| JPH0710019B2 (ja) | 埋込み構造半導体レ−ザの製造方法 | |
| JPS6184888A (ja) | 埋込みヘテロ型半導体レ−ザ | |
| KR910005392B1 (ko) | 접합전류 제한 영역을 갖는 이중 헤테로 접합형 발광다이오드의 제조방법 | |
| JPH0634426B2 (ja) | 半導体レ−ザ装置の製造方法 | |
| JPH10510102A (ja) | チャネル内のリッジ状レーザ | |
| JP2547459B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPS59222988A (ja) | 化合物半導体素子およびその製造方法 | |
| JPS6361793B2 (ja) | ||
| JPS6351558B2 (ja) | ||
| JPH03183182A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPS6317586A (ja) | 半導体レ−ザ装置 | |
| JPH0543680B2 (ja) | ||
| JPS61276390A (ja) | 半導体発光装置の製造方法 | |
| JPH01189185A (ja) | 埋込み構造半導体レーザの製造方法 | |
| JPS63281487A (ja) | 半導体レ−ザ |