JPS6011510Y2 - デジタル電子時計 - Google Patents

Description

【考案の詳細な説明】 この考案は時計のデジタル表示部に列車くあるいは作業
時間表などのタイムテーブル時刻をも表示するようにし
たデジタル電子時計に関するものである。

・ Ｉ ゛以下、この考案の実
施例を図面に基づいて詳細に説明する。

図はこの考案にかかるデジタル電子時計の一例を示すブ
ロック図であって、時計部Ａ１デジタル表示部８１列車
あるいは作業時間表などのタイムテーブルを記憶する記
憶部Ｃ１およびその制御部りから構成される。

上記時計部Ａは、水晶発振回路１と、この水晶発振回路
１からの３２．７６８Ｈ２の信号を１秒１回の信号に分
周する分周回路２を備え、そしてこの分周回路２からの
信号はパルス波形に整形された後、秒、計数回路３に導
入され、この秒、計数回路３の信号は分出力として分、
計数回路４に、またこの分、計数回路４からの信号は時
出力として時、計数回路５にそれぞれ導入されると共に
、時、計数回路５の日信号出力は日、計数回路６に入力
されるようになっているるまた、上記計数回路３〜６か
らの各秒、分く時および日の計数信号はデコーダ７によ
り解読された後、駆動回路８に導入され、この駆動回路
８を作動させて液晶、発光素子などからなる表示部Ｂを
駆動し、その表示部Ｂ工に秒、分、時および日などをデ
ジタル表示する。

一方、上記記憶部Ｃは、例えば新幹線などの１日分の列
車時刻表、あるいは１日分の作業時間表などのタイムテ
ーブルを記憶した記憶回路９と、この記憶回路９をアド
レス指定してその指定された記憶エリアの時刻情報をバ
ッファ回路・１０に順次読出すアドレスカウンタ１１と
を備え、そして上記バッファ回路１・０に読出された時
刻情報はデコーダ１２により解読され、駆動回路１３に
導入される。

この駆動回路１３は、これに導入された時刻情報に応じ
動作して表示部Ｂを駆動腰その表示部九に上記記憶回路
９から読出された時刻を表示する。

また、上記制御部りは上記アドレスカウンタ１１にクロ
ック信号を入力する一致回路１４、あるいは同様にクロ
ック信号を発生する手動スイッチ１５などから構成され
ている。

すなわち、上記一致回路１４には上記記憶部Ｃにおける
バッファ回路１０からの時刻情報（時、分）が導入され
るようになっていると共に、さらに上記分、計数回路４
と時、計数回路５からの分、時情報も導入されるように
なっており、そして、この両者の情報出力が一致した時
、その一致信号をクロック信号としてオアゲートＯＲを
介してアドレスカウンタ１１に入力し、これをステップ
させる。

また、手動スイッチ１５をＯＮさせると、このＯＮ動作
による信号がクロック信号としてオアゲートＯＲからア
ドレスカウンタ１１に加わり、アドレスカウンタ１１を
上記と同様にステップさせるものである。

次に、上記のように構成されたこの考案の電子時計の動
作について説明する。

まず、時々刻々変化する秒、計数回路３、分、計数回路
４、時、計数回路５および日、計数回路６の各計数信号
はデコーダ７で順次解読された後、駆動回路８を介して
表示部Ｂに供給され、その表示部Ｂ１を駆動して時、分
、例えば１３ ； ５２なる表示と、秒、日（図面では
省略しである）の表示を行なうのである。

また、記憶回路９には列車の時刻表が記憶されているも
のとし、かつアドレスカウンタ１１により記憶回路９内
の任意の発車時刻情報、例えば、１４；０９の時刻が読
出され、これが表示部Ｂに表示されているものとする。

この状態において、表示部Ｂ、における表示時刻が時間
の経過と共に、表示部Ｂ２に表示された発車表示時刻、
すなわち１４；０９になると、分、計数回路４および時
、計数回路５の計数信号は記憶部Ｃのバッファ回路１０
からの時刻情報と一致し、その一致回路１４からはパル
スが発生する。

このパルスがオアゲートＯＲを通してアドレスカウンタ
１１に入力されると、アドレスカウンタ１１はステップ
され、このステップによりアドレス指定された記憶エリ
アからは次の発車時刻情報がバッファ回路１０に読出さ
れる。

そしてこの時刻情報はデコーダ１２および駆動回路１３
を介して表示部囚に供給され、これを駆動して次の発車
時刻、例えば１４ ； ３０を表示するのである。

以下同様にして表示ｍ旧２の時刻に時計部Ａの動作によ
る時刻が一致する毎にアドレスカウンタ１１が作動して
記憶回路９の記憶情報が順次読出され、その記憶情報は
表示部烏に表示されるのである。

また、手動スイッチ１５をＯＮ、ＯＦＦ操作すれば、そ
のＯＮ、ＯＦＦによる信号がクロックパルスとしてアド
レスカウンタ１１に導入され、これを順次ステップさせ
ることになる。

このため、アドレスカウンタ１１のステップ動作に伴っ
て記憶回路９の時刻情報は、表示部Ｂ１に表示される時
刻に関係なく表示都鳥に順次表示されることになる。

したがって、例えば表示部Ｂ１に表示される現時刻以後
にいかなる時間帯の列車があるかも容易に知ることがで
きる。

なお、この考案における記憶回路の内容は、列車時刻表
、報道関係者などの作業時間表は勿論のこと、その他の
タイムテーブルにも適用できることは勿論である。

この場合、使用目的に応じた内容をメモリした種々の記
憶装置を用意し、これを使用目的に応じて自由に交換で
きるようにしても良く、また同一の記憶装置においてそ
の内容を使用目的に応じ書き代えるようにしても良い。

以上のようにこの考案のデジタル電子時計によれば、時
計部および表示部に加えて各種のタイムテーブル情報を
記憶した記憶装置と、この記憶装置の内容を読出して上
記表示部に表示させる制御部とを組込む構造にしたため
、時計の時刻表示に加えて、記憶装置の内容をも表示す
ることができ、このため、時間に規制される者にとって
は極めて好適となる。

尚表示部ａとＢ２が一致したとき、一致回路からのパル
ス信号を受はアラームを作動させることができること勿
論である。

【図面の簡単な説明】

図面はこの考案にかかるデジタル電子時計のブロック図
である。 Ａ・・・・・・時計部、Ｂ・・・・・・表示部、Ｃ・・
・・・・記憶部、Ｄ・・・・・・制御部。

Claims (1)

【実用新案登録請求の範囲】
1. 時計部と、この時計部の時刻等を表示する表示部と、タ
   イム”テーブル情報を記憶している書き換えあるいは交
   換可能な記憶部と、一致回路とを備え、前記時計部から
   の時刻と、前記タイムテーブル情報内の時刻とを一致回
   路に入力して両時刻が一致する□とミ前記タイムテーブ
   ル情報内の次の時刻が前記表示部に表示される二゛とを
   特徴とするデジタル電子時計。