JPH039030Y2 - - Google Patents

Description

【考案の詳細な説明】 ［考案の技術分野］ この考案はストツプウオツチに関する。

［従来技術とその問題点］ 従来、メモリ付ストツプウオツチでは、まずス
タートし、次に必要な回数だけラツプスプリツト
を取り、最後にストツプを操作して、その順番に
前記メモリに各計時データを格納していた。そし
て所定の読出し操作により各ラツプスプリツトを
順番に見るようにしていた。このような従来のス
トツプウオツチにあつては、又スタートからスト
ツプまでの間に一回のラツプスプリツトもない場
合や、所定のメモリエリアを使い切つてなくても
オールクリアしないと次回のスタート・ストツプ
間におけるラツプスプリツトが取れないという不
都合がある。例えば１組５人の５組からなる競技
者を組毎に走らせて時間を計測する場合にあつて
は、５回に分けた競技のラツプスプリツトは、連
続的に取れないので１組が終る毎に紙等に各人の
計測時間の記録を取つて比較することになり極め
て不便であつた。

そこで、例えば、ラツプスプリツトを記憶する
メモリを大容量にし、複数回のスタート・ストツ
プ間のラツプスプリツトを何らクリアすることな
く記憶させておくことも考えられる。然しながら
こような方法では、例えば、計測ミス等により今
回のスタート・ストツプ間において記憶させたラ
ツプスプリツトのみが不要になつた場合であつて
も、そのラツプスプリツトはメモリに記憶された
ままとなり、メモリの有効利用が出来ず非効率な
ものとなつてしまう欠点があつた。

［考案の目的］ この考案は上述した事情に鑑みてなされたもの
で、その目的とするところは、複数回のスター
ト・ストツプ間における計測時間であるラツプス
プリツトを連続して記憶でき、又不要なラツプス
プリツトのみを簡単な操作で任意にクリアできる
ようにしてメモリを有効に使用できるようにした
ストツプウオツチを提供しようとするものであ
る。

［考案の要点］ この考案は上述した目的を達成するために、計
測値がクリア状態にあるか否かによりラツプメモ
リのクリアする内容を変えるようにした点を要旨
としている。

［実施例の構成］ 以下、この考案の一実施例を図面を参照して具
体的に説明する。

第１図はこの考案のストツプウオツチの回路構
成図であり、図において１は所定周波数のクロツ
ク信号を発振出力する発振回路である。発振回路
１の出力信号は分周回路２で例えば100Hzの信号
に分周され、この100Hz信号はアンドゲート３に
入力されている。アンドゲート３から出力される
100Hz信号は時間計測回路４で計数され時、分、
秒、１／100秒単位の計時情報が得られる。時間
計測回路４からの計時情報は表示制御回路５を介
して入力情報をデジタル表示する液晶表示装置６
に送られる。また、符号Ｓ１〜Ｓ４はストツプウ
オツチ外部に備えられたマニユアルスイツチであ
り、マニユアルスイツチＳ１はスタート／ストツ
プスイツチとして、マニユアルスイツチＳ２はス
プリツト取込み／スプリツト読出しスイツチとし
て、又マニユアルスイツチＳ３は時間計測回路４
のクリアスイツチとして、更にマニユアルスイツ
チＳ４は後述するラツプメモリのクリアスイツチ
として夫々使用されている。然して、各マニユア
ルスイツチＳ１〜Ｓ４の操作信号は対応するワン
シヨツト回路７〜１０に夫々に与えられ、パルス
信号を夫々出力させる。ワンシヨツト回路７から
のパルス信号はバイナリフリツプフロツプ１２の
Ｔ入力端子に与えられ、その出力状態を反転させ
る。又アンドゲート１４を介して本数カウンタ１
１をカウントアツプさせる。このバイナリフリツ
プフロツプ１２のＱ側出力信号（スタート信号）
はアンドゲート３，１３，１４にゲート制御信号
して与えられ、またその側出力信号はアンドゲ
ート１５にゲート制御信号として与えられる。

次に、ワンシヨツト回路８から出力されるパル
ス信号はアンドゲート１３を介してゲート回路１
６に、計測中はラツプタイム書込み信号としてラ
ツプメモリ１７に、又一定時間例えば３秒間ラツ
プタイムを表示させるために表示制御回路５に
夫々与えられる。ストツプ時にはワンシヨツト回
路８から出力されるパルス信号はアンドゲート１
５を介してラツプメモリ１７に記憶されたラツプ
タイムデータを読み出すリード信号Reとしてラ
ツプメモリ１７に、又読出したラツプタイムデー
タを表示させるために表示制御回路５に夫々与え
られる。ワンシヨツト回路９から出力されるパル
ス信号はバイナリフリツプフロツプ１２のＲ入力
端子（リセツト端子）にリセツト信号として、又
時間計測回路４のＲ入力端子にクリア信号として
与えられる。ワンシヨツト回路１０から出力され
るパルス信号はアンドゲート１８を介して本数カ
ウンタ１１で指定された所定アドレス領域のメモ
リのみクリアする信号としてラツプメモリ１７に
与えられる。又ワンシヨツト回路１０から出力さ
れるパルス信号はアンドゲート１９を介してラツ
プメモリ１７内の全てのメモリをクリアする信号
としてラツプメモリ１７に与えられる、又本数カ
ウンタ１１のカウント数値をクリアする信号とし
て本数カウンタ１１に与えられる他インバータ２
０を介してゲート回路２１に、ゲート制御信号と
して与えられる。時間計測回路４の計数データは
ゲート回路１６に制御されてラツプメモリ１７に
記憶されるようになつており、計測データ検出回
路２２は時間計測回路４内に計時データがあれば
状態出力信号“Ｈ”をアンドゲート１８のゲート
制御信号として、又インバータ２３を介して反転
してアンドゲート１９のゲート制御信号として
夫々与える。本数カウンタ１１のカウント数値は
ゲート回路２１に制御されてラツプメモリ１７に
入力されラツプメモリ１７のメモリ領域のアドレ
ス指定を行う。前記表示制御回路５はワンシヨツ
ト回路８からアンドゲート１３を介して出力され
る制御信号Ｌ又は、アンドゲート１５を介して出
力される制御信号Reにより時間計測回路４の計
測データを液晶表示装置６に表示したり、ラツプ
メモリ１７に記憶されたラツプタイムデータを液
晶表示装置６に表示させる。

［実施例の動作］ 次に、本実施例における動作、及び各マニユア
ルスイツチＳ１〜Ｓ４の機能及びその操作方法、
並びにマニユアルスイツチＳ１〜Ｓ４の操作に伴
つて変遷する表示状態を説明する。第２図Ａはス
トツプウオツチのリセツト状態を示し、このリセ
ツト状態でマニユアルスイツチＳ１が操作される
と、第１図のバイナリフリツプフロツプ１２のＱ
側出力が得られるのでアンドゲート３から１／
100秒信号が出力された計測動作が開始されてそ
の計測時間が表示され例えば第２図Ｂに示す如く
１秒99が表示されている。この計測動作中にマニ
ユアルスイツチＳ２が操作されると、アンドゲー
ト１３から出力が得られ、その時の計測時間、即
ちラツプタイムがゲート回路１６を介してメモリ
１７に書き込まれ、また、信号Ｌが表示制御回路
５に与えられるので表示にはラツプタイムと計測
時間の両方が表示される。即ち第２図Ｃに示す如
く上方にラツプタイム９分13秒22が、下方と中央
右側とに計測時間９分13秒22が表示されている。
ここで表示制御回路５はラツプタイム９分13秒22
を３秒表示した後自動的に表示を停止するが計測
動作は進行中で計測時間は１／100秒毎更新しな
がら表示されている。更にマニユアルスイツチＳ
２が操作されると、マニユアルスイツチＳ２は同
様にスプリツトスイツチとして機能し、内部での
計測動作は続行されたままで表示には２回目のラ
ツプタイム（スプリツト）と計測時間の両方が表
示される第２図Ｄの如く今回のラツプタイム19分
３秒32と、計測時間19分３秒32とが表示される。
このようにして任意回数のラツプタイムが取れ
る。次にマニユアルスイツチＳ１が操作される
と、マニユアルスイツチＳ１はバイナリフリツプ
フロツプをリセツトさせるので計測動作が停止さ
れ、その時の計測時間、これまでの計測時間１時
間25分45秒４が表示される。この状態でマニユア
ルスイツチＳ２が操作されると、マニユアルスイ
ツチＳ２はスプリツト読出しスイツチとして機能
するもので、即ちアンドゲート１５からの信号
Reがメモリ１７及び表示制御回路５に与えられ
るのでマニユアルスイツチＳ２を操作する毎に上
方の表示にはラツプタイムが順次表示される。次
にマニユアルスイツチＳ３が操作されると、マニ
ユアルスイツチＳ３はクリアスイツチとして機能
し、スタート・ストツプ間の計測時間がクリアさ
れ第２図Ａの状態に戻る。

然してマニユアルスイツチＳ３の操作前にマニ
ユアルスイツチＳ４が操作されると、計測データ
検出回路２２の出力がＨレベルなのでアンドゲー
ト１８からの信号がその時のラツプタイムのみを
クリアするようにメモリ１７に送られ、マニユア
ルスイツチＳ４はクリアスイツチとして機能しス
タート・ストツプ間のラツプ測定値のみがクリア
される。また、マニユアルスイツチＳ３の操作後
にマニユアルスイツチＳ４が操作されると、計測
データ検出回路２２の出力がＬレベルなのでアン
ドゲート１９から出力が得られ、スタート・スト
ツプ間のラツプ測定値及びストツプ時の計測時間
も含めてクリアされる。従つてマニユアルスイツ
チＳ３の操作後にマニユアルスイツチＳ４を操作
することなく、前述と同様にマニユアルスイツチ
Ｓ１を操作し、そしてマニユアルスイツチＳ２を
幾回か操作し、マニユアルスイツチＳ１を操作し
て２回目のスタート・ストツプのラツプタイムを
計測することができ、以後同様にしてマニユアル
スイツチＳ３を操作して３回目以降のラツプタイ
ムを連続して計測できるものである。

このように、マニユアルスイツチＳ３を操作し
てワンシヨツト回路９からの出力パルスで時間計
測回路４をクリアし、かつマニユアルスイツチＳ
４を操作すれば計測データ検出回路２２の出力が
“Ｌ”でインバータ２３の出力“Ｈ”によりアン
ドゲート１９が規制解除されるので本数カウンタ
１１及びラツプメモリ１７をオールクリアでき
る。また複数回のラツプタイムを取つた後（一組
の競歩が終り）最後のゴールインでストツプのた
めマニユアルスイツチＳ１を操作すると、ワンシ
ヨツト回路７からの出力パルスはまずアンドゲー
ト１４を通過し本数カウンタ１１の内容（本数）
を＋１カウントアツプする、そしてＱ側出力が
“Ｌ”となりアンドゲート３が閉止され時間計測
回路４の計測が停止する（第２図Ｅ）。そして記
録したラツプタイムを見るためにマニユアルスイ
ツチＳ２を操作するとワンシヨツト回路８の出力
パルスはアンドゲート１５を通過しラツプメモリ
１７に読出し信号（Re）として与えられ、最後
のゴールインの前のラツプ時間がラツプメモリ１
７から表示制御回路５に移され液晶表示回路６に
表示される。次にマニユアルスイツチＳ２を操作
するとその前のラツプタイムをラツプメモリ１７
から読み出し表示制御回路５を介して液晶表示装
置６に表示させる。そしてマニユアルスイツチＳ
３を操作せずにマニユアルスイツチＳ４を操作す
ると、今時間計測回路４には最後のゴールインの
計測データが保持されているので計測データ検出
回路２２の出力が“Ｈ”となりアンドゲート１８
が規制解除されているため、ワンシヨツト回路１
０からの出力パルスはアンドゲート１８を通過し
ラツプメモリ１７内の今回のラツプタイムのみを
消去することが出来る。尚最後のゴールインタイ
ムをメモリ１７に書き込む構成は図示してない
が、例えばストツプした時の信号で時間計測回路
４に計測された数値をゲート回路１６を介してラ
ツプメモリ１７に記録させればよいものである。
また、第３図Ｃ，Ｄ，Ｅの中央部左方に示す数字
は本数カウンタの内容であり、これによりどの組
の即ち何組目のラツプタイムかを知ることができ
る。

［考案の効果］ この考案は以上詳細に説明したように、１回の
スタート・ストツプ間のラツプスプリツトを消去
する手段と、全てのラツプスプリツトを消去する
手段とを設けたため、ラツプメモリに記憶余裕が
ある限りは連続して、繰り返し次回のラツプ計測
が行なえるもので、又不要なラツプスプリツトは
ラツプメモリからゴールインタイムを残したまま
消去することができるようになつた。

【図面の簡単な説明】

第１図はこの考案のストツプウオツチの回路構
成図、第２図はストツプウオツチの表示部の表示
状態を示した図である。 ４……時間計測回路、５……表示制御回路、６
……液晶表示装置、１１……本数カウンタ、１７
……ラツプメモリ、２２……計測データ検出回
路。

Claims (1)

1. 【実用新案登録請求の範囲】 スタート指令に基づき基準信号を計数して時間
   情報を得る時間計測手段と、 この時間計測手段で得られる時間情報を表示す
   る表示手段と、 前記時間計測手段が前記基準信号を計数してい
   る際の計測時間情報を複数記憶する計測時間記憶
   手段と、 前記時間計測手段によつて得られた時間情報を
   クリアする第１のクリア操作スイツチ手段と、 この第１のクリア操作スイツチ手段によつて前
   記時間計測手段がクリア状態にある際には前記計
   測時間記憶手段に記憶された全ての計測時間情報
   をクリアし、クリア状態でない時には前記計測時
   間記憶手段に記憶された複数の時間情報のうち直
   前のスタート指令が与えられてから前記計測時間
   記憶手段に記憶された時間情報をクリアする第２
   のクリア操作スイツチ手段と、 を具備したことを特徴とするストツプウオツチ。