JPS60113441A - 電子部品のマトリクスの生産方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は電子部品のマ）　ＩＪクスの生産に関する方法
に関するものである。本発明は電子部品のどのようなマ
トリクス式配列にも適合し、特に液晶又はエレクトロル
ミネッセンスによる表示画面あるいは光学的検出器を制
御するに用いる要素のマトリクスに適用する。

（従来の技術） 電気的に相互接続された、ｍ列ｎ行の部品を有する電子
部品マトリクスにおいては、列ｌ（ｌは１≦１≦ｍであ
るような整数）と行Ｊ（ＪはＪ≦Ｊ≦ｎであるような整
数）との交点に位置する部品ＩＪの励起は、１列並びに
１行の部品を同時に励起（電圧を印加）することによっ
て行われる。

この電子部品を選択的に制御することは、それら部品が
マルチプレクスのできる十分な非直線特性を有する場合
にのみ可能となる。

液晶マトリクス表示器の場合には、この特性は、画面上
の光学的コントラストに対する印加電圧の比で表わされ
る。

マトリクス表示器においてマルチプレクスすることは、
液晶の基本表示点の電極と直列に配された非直線性の電
子要素（ダイオード、トランジスタ）を追加することに
より、容易になる。非直線要素により、使用される効果
の電気光学的特性にある閾値を導入することができるよ
うになる。

図１ａは先行技術による、冗長性のないマトリクス表示
器の構成を単純化して図式的に示したもので、表示器の
画面１はマトリクスを形成する基本表示点２より成るｍ
列ｎ行によって構成される。

画像信号３は容量性サンプラ４１・・・４ｎに格納され
、これらが一つの像の列を格納する。このサンプラはシ
フトレジスタ５□で制御され、このレジスタ中を引続き
起るサンプリング動作を制御するパルスが循環する。サ
ンプラに含まれる画像情報は対応するマトリクスの列に
転送され、そこでは基本表示点の制御トランジスタが導
電状態にある。

これらトランジスタは列を制御するレジスタ６、・・・
６ｍで制御され、またシフトレジスタ５Ｉ・・・５ｏ及
び列制御レジスタ６１・・・６ｍがそれぞれクロンク列
７及び８によって制御される。

表示器の画像信号を再現するために、テレビ装置で使用
されている一般的な方法によって列単位の走査が行われ
る。

図１ｂは液晶ディスプレイの基本表示点を示す。

電極９が液晶に接しているディスプレイの面上に置かれ
ている。画面全体を覆う透明な電極が゛液晶の前面にあ
って、一定の電位に保たれており、これは、例えばアー
ス１１につなぐこともできる。

これら二つの電極はコンデンサ１０を形成し、液晶は二
つの電極の間に存在することになる。

トランジスタ１２は電極９と直列に接続され、そのドレ
ンは行の相互接続ライン１４に接続され、そのグリッド
は列の相互接続ライン１３に接続されている。トランジ
スタ］２はマトリクスを形成ずろ電極９をマルチブレク
スすることを許容する非直線要素である。

マトリクス・ディスプレイといった部品のマトリクスに
おいては、マ）　ＩＪクスの行や列を制御する回路又は
部品間を相互接続するライン、電子部品等に関する欠陥
の存在は全体的な動作妨害につながる。

マ）　ＩＪクスにおける最も有害な欠陥は、電子部品間
の相互接続ラインの断線であり、また行と列との間の短
絡である。例えばこういう欠陥の原因は、マトリクス生
産方法の間の相互接続ラインのエツチング過剰ないし不
足、あるいはマトリクス生産中写真平版段階でマスクの
上にごみの粒子が存在したことなどである。

また短絡につ℃・では、電子部品中制御トランジスタに
おいて起る可能性もある。マトリクス・ディスプレイの
単一基本表示点だけに関係する欠陥は、もしその点が十
分に小さくて肉眼に見えない場合は受入れることができ
ろ。

マトリクスの電子部品間の相互接続ラインの断線あるい
は短絡は、しかし、列又は行と列をそれぞれ動作不能に
する。従って、列全体が故障した場合はマ）　ｌ）クス
を使用不可としてしまう。

今まで、生産されたマトリクス・ディスプレイのほとん
どは、大部分の用途に対して小さ過ぎ、しかも電子部品
のマ）　ｌ）クスに対しては太き過ぎて良好な生産効率
で生産することができない。

マ）　ＩＪクスの生産効率は受入れることのできる欠陥
の数と種類に左右される。例えば、（２４０）２個の部
品のマ）　ＩＪクスで、欠陥のある列、行、基本表示点
が受入れ得るものでは、効率は約５０％で（１１） あるカーそんな回路は使用することができない。

基本表示点の欠陥のみが受入れられる場合は、生産効率
は１０％に減少する。このマトリクスはそれらの点が十
分に小さい場合は使用可能である。

欠陥のない場合は効率は１％に落ちろ筈であり、使用技
術の関数として変り得るが、全体として結果は不十分な
ままである。

このような問題を回避し、こういうマトリクスの生産効
率を増大するには、幾つかのマトリクスレベルに冗長度
を導入することができる。

従って、冗長性を持たせた電子部品間又は各部品に対す
る冗長性がある、即ち部品の数を増して、相互接続ライ
ンを設けることが可能である。

それ故、一つの相互接続ラインに欠陥があれば、冗長ラ
インで形成された他のラインで交換できるし、あるいは
第二の場合として、駄目になった部品を隣の他の部品と
交換することもできる。

先行技術によって冗長性をもたせた電子部品のマ）　Ｉ
Ｊクスを生産することは、部品と相互接続部を作ること
、相互接続ラインの導通を試験するこ（１２） と、駄目になった要素を切離し互いに満足できる要素を
再接続することなどによりマトリクスの再構成を成し遂
げるか、あるいは、また、このようにして得られた電子
部品のマトリクスを、マトリクスの周辺に位置する関連
制御回路に接続すること、から成り立っている。

マトリクスの動作試験を実施できるようにするためには
、試験期間中すべての冗長度のある機能は個々に近づく
ことができなげればならない。このためにはマｌ−ＩＪ
クス中に非常に多くのアクセス用ハブを必要とする。

この事はマ）・リクス内の総体的な寸法が増えることに
つながり、ある用途、例えば液晶ディスプレイの場合に
は不利となる。更に、試験点を機械的に移動してゆくこ
とが必要となり、試験工程を長くし、困難にすることに
なる。

マ）　ＩＪクスの試験に関する先行技術によれば、満足
すべき列や行は関連する制御回路に接続されるが、制御
回路自身は何の冗長度も持っていない。

従って、完全な制御回路の満足すべき動作とマトリクス
との双方を試験することはできない。こういう試験後接
続法は、試験中は満足に動作していると認められた機能
が劣化することになりやすい。

（発明の要約） 本発明の目的は、以上の欠点を回避できるようにした電
子部品のマトリクスの生産方法を提案することにある。

特に、本発明はマトリクスの生産率を増すだけでなく、
制御回路の試験を含めることにより、従来よりも小さな
冗長化マトリクスを生産し、試験をもっと容易に且つ迅
速に行えるようにするものである。

更に特定すれば、本発明は、各列及び行の部品に関連し
てマ）　ＩＪククス周辺に位置する制御回路並びにｍ列
ｎ行の電子部品を有する、電子部品マトリクスの生産方
法に関ずろもので、マｌ−１）クスと関連制御回路に冗
長性を持たせることから成り、その冗長要素は、各々が
それぞれの制御回路と関係のあるある個数の電子部品か
ら成るサブアセンブリであり、各ザブアセンブリは、マ
トリクスの周辺で試験できるように実現されているもの
である。また各ザブアセンブリは、マトリクスの周辺に
位置し各サブアセンブリに接続された光ダイオード上に
光線を送ることがら成る光学的アドレス法によって試験
を行い、これら光ダイオードの中のあるものは試験すべ
きザブアセンブリを選択するのに使用し、それ以外の光
ダイオードは同じサブアセンブリに光線によって試験信
号を生せしめるのに使用される。上記試験は、冗長度を
持たせた各サブアセンブリにおいて、電子部品間の相互
接続ラインの導通及び関連制御回路の動作を確認するの
に用いられ、駄目になった電子部品を冗長化サブアセン
ブリ内で切り離し、良品の電子部品をつなぎ直すことに
よって、試験結果の機能としてマトリクスを再構成する
。

本発明の別の特徴によれば、マトリクスの各列の電子部
品に対して、上記列の電子部品の部品量相互接続ライン
は、対応する制御回路と共に冗長性を持たせた形に作ら
れ、こうして各冗長化ザブアセンブリが上記列の電子部
品とその制御回路から形成される。

（１５） また別の特徴によれば、マトリクスの各行の電子部品に
対して、上記性の電子部品の部品量相互接続ライン並び
に対応する制御回路は冗長性を持たせて作られ、こうし
て各冗長化サブアセンブリが上記性の電子部品とその制
御回路から形成される。

更に別の特徴によれば、列の数ｍが２ｐに等しく、行の
数ｎが２ｑに等しく、ｐとｑは電子部品マトリクスの予
定している用途に必要な列及び行の最小数に対応してい
るとき、マトリクスの成る列又は行が故障したことが検
出されると、駄目になった列又は行の電子部品をそれぞ
れ隣の列又は行の対応する電子部品につなぎ代えること
によって、電子部品のマ）　ＩＪククス再構成が行われ
る。

また別の特徴によれば、各電子部品の動作は光学的アド
レスによって試験され、その光学的アドレスは各電子部
品と関連する光ダイオードに光線を送ることから成る。

更に別の特徴によれば、マトリクスの再構成は制御回路
に含まれる能動部品によって起る。

（１６） 別の特徴によれば、制御回路におけるマｌ−ＩＪククス
再構成は、好ましくない接続の破壊に続く受動的再接続
によって起こる。

別の特徴によれば、電子部品のマトリクスは、マトリク
ス表示器の制御を可能にする、トランジスタのマトリク
スである。

別の特徴によれば、レジスタより成る制御回路は、試験
中に、レジスタ点に接続された光ダイオードをアドレス
することを用いる光の手段でアドレスされ、且つ試験中
に上記光ダイオードを照射することによってアドレスさ
れるように、作られる。そのレジスタ点は１にスイッチ
ングされ、対応する電子部品間の相互接続ラインを試験
出力に接続する。

別の特徴によれば、第二の光ダイオードが相互接続線の
他端に設けられ、光線が上記第二の光ダイオードに当て
られて相互接続線に電流を生じ、上記接続線が断線した
り切られたりしていない場合は試験出力に電流が観測さ
れる。

別の特徴によれば、相互接続ラインにおける試験結果の
機能として、各サブアセンブリについて故障と認められ
たレジスタ間の接続の相互接続はスイッチによって切ら
れ、上記使用しないレジスタの入力はゼロに保たれ、各
サブアセンブリの良好なレジスタは次のサブアセンブリ
の良好なレジスタに接続される。

別の特徴によれば、各相互接続と関連するスイッチの状
態は、ある選択ラインと、そのラインがスイッチを極性
化によって加えられた位置に戻ることができるようにす
るサブアセンブリのスイッチとの間の接続を、中断した
りしなかったりすることによって決められる。

別の特徴によれば、冗長化レジスタにおいてマトリクス
を再構成することは、各サブアセンブリのレジスタと対
応する引続くサブアセンブリのレジスタとの間の受動相
互接続によって行われる。

その点で試験結果の機能として、故障したレジスタは切
離され、各サブアセンブリの故障していない冗長化レジ
スタが、それらの間の接続によって既になされていなげ
れば、引続くサブアセンブリの故障していないレジスタ
に接続される。

別の特徴によれば、サブアセンブリの異なる要素の冗長
度は２の冗長度である。

別の特徴によれば、サブアセンブリの異なる要素の冗長
度は２を超える冗長度である。

（実施例） 図２ａ〜２ｅは、画素及びそれらの制御トランジスタに
おける実施の態様、並びに冗長度の実施態様の幾つかを
図式的に示している。

図２ａは二個の制御トランジスタ２１．．２２によって
制御される画素の電極１９を示す。この場合冗長度は、
ディスプレイの画素の列において行われている。

各トランジスタ２］と２２のソースは電極１９に接続さ
れ、ドレｆンは共通の相互接続ライン２０に接続されて
、マトリクスの行のすべての画素の間の接続を形成し、
また各トランジスタのグリッドは、マトリクスの画素の
列の間で相互接続ライン２３゜別にそれぞれ接続されて
いる。この場合の冗長度は、マトリクス列の画素間の２
本の相互接続ライン乙、２４、及び各画素の制御トラン
ジスタ２］、２２によって実現されている。

マトリクスの画素の列の間の相互接続ライン２３あるい
は２４の一つに欠陥がある、すなわち、例えば断線して
いるとすると、他の冗長化相互接続ラインが使用される
。両方の相互接続ラインお及びかが駄目になる確率は、
これら２本のラインの一つが故障する確率の２乗に比例
する。

説明の方法として、相互接続ライン２３又は２４におけ
る欠陥又は故障の確率が１％に等しい場合には、相互接
続ラインの両方が駄目になる確率は０．０１％に低下す
る。この相互接続の信頼性は、従って冗長性によって相
当に増大される。

図２ｂは各画素の制御トランジスタにおける冗長度に関
する第二の変形を示している。この場合には冗長度はデ
ィスプレイの画素の行に存在する。

ある画素の電極を制御する二つのトランジスタのグリッ
ドは、マトリクスの一つの列の画素を接続する共通の相
互接続ライン乙に接続される。各トランジスタ２］、２
２のドレンは各々の場合、一つのマトリクスの行の画素
を相互接続している別々の相互接続ライン５，２６に接
続される。

マトリクスの画素の列間、及び画素の行間の相互接続ラ
インにおける冗長度は、図２０に示すように組合せるこ
ともできる。この場合には、一つの画素電極は４個のト
ランジスタ２７．２８．２９．３０　Ｋよって制御され
る。

図２ｄに示されるような別の変形方式では、冗長度は各
画素に置かれる。図に示すように、一つの画素を制御す
る４個のトランジスタの代りに、その電極を四つの別々
の電極に細分することも可能で、それぞれが一つのトラ
ンジスタによって制御される。この場合は、これら４個
の電極の寸法は前記の場合の一つの電極と同じマトリク
ス中のスペースを占有するように選ばれる。

こうして、マトリクス画素の数は４倍となる。

画像のサンプリング及び列又はラインを制御するための
レジスタの数は、十分な状態において増加され、従って
マトリクスに再現される像の分解能が増大される。

画面全体に分解能が２倍だけ改善されることを受入れる
、すなわち、当初の目的を達成するに必要な分の２倍良
くなるとすると、マトリクスの一つの列又は行が駄目に
なっているという事実は、その１駄目になっている行又
は列の画素がそれぞれ隣の行又は列の対応する画像に接
続されるならば、妨害の問題を生ずることはない。

この後者の条件は、ある一つの列又は行の故障が画面上
に白又は黒の列又は行を生じることになり、肉眼では各
基準表示点を分解することはできなくても見えているこ
とになる。欠陥のある列又は行の画素を一つ前の列又は
行、及び代替法として一つ後の列又は行、の対応する画
素に接続することによって、分解能は局部的にマトリク
スの他の部分よりも２倍だけ良くない鮮鋭度になってし
まう訳ではあるが、表示画面に欠陥列又は行が見えると
いうととにはならない。

この場合、これまで述べてきたやり方で相互接続ライン
における冗長度を導入することは明らかに可能である。

例えば、図２ｅは画素の電極における冗長度と、各列の
画素間の相互接続ラインにおける２の冗長度との組合せ
を示している。

画素の列及び行の間の相互接続ラインは、マトリクスの
周辺制御回路、すなわちレジスタ点、電源、クロック等
に接続される。

本発明によれば、これら制御回路も冗長化されるのであ
る。従って二つの冗長化相互接続ラインに関しては、レ
ジスタ点も二つとなり、相互接続ラインの各々に接続さ
れる。冗長化機能、すなわち、画素の列又は行の間の相
互接続ライン及びそれらの制御回路は、非常に多くのア
クセス用ハブを設けなくても、個々に動作試験のためア
クセスすることができ、その選択は共通の直列出力に与
えられる。

試験の目的には、マトリクスを冗長化サブアセンブリに
細分し、各サブアセンブリを別々に試験することが必要
である。サブアセンブリが太き過ぎると、冗長性があっ
ても効率は過小となり、一方サブアセンブリが小さ過ぎ
ると、全体としての改善が再構成で減少してしまう。各
制御回路をサブアセンブリの形で有する、約５００から
１０００の制御トランジスタという複雑さの冗長化画素
の列及び行を選べば、最適さがほぼ達せられる。とのよ
うにして得られたサブアセンブリは、マトリクス周辺に
おいてアクセス出来るという利点があり、試験並びに再
構成を容易にする。

図３３は二つの冗長化サブアセンブリを示している。各
サブアセンブリ３０は、画素３１の一列、相互接続ライ
ン３２．３４　（冗長度２）、レジス六３゜３５より成
り、レジスタ点の各々は相互接続ライン３２、３４にそ
れぞれ関係している。

各レジスタ点３３．３５は光ダイオード３６．３７でそ
れぞれ構成され、これらは光線による光学的アドレス法
により、レジスタ点３３又は３５をルベルに切換えるこ
とができる。一方他のマトリクスレジスタ点はすべてゼ
ロに保持されている。レジスタ３３、３５のレベル１は
それぞれ対応するライン３２゜３４をスイッチ３８．３
９によって試験出力４０に接続する。

第二の光ダイオード４１．４２がそれぞれ各相互接続ラ
イン３２，３４０端に置かれている。試験中は、上記光
ダイオードは光線を受けて相互接続ラインに電流を生じ
、その電流は上記相互接続ラインが切断したり、断線し
たりしなげれば試験出力において観測されることになる
。このようにして相互接続ラインに生じた電気信号及び
試験出力で観測される電気信号から、バンクグラウンド
雑音を分離できるにはパルス化された光信号を使用する
のが有利である。行の相互接続ラインは試験中接地電位
に保たれる。

光学的アドレス法を利用するこの試験方法によれば、故
障要素が他のサブアセンブリの試験を害するということ
をせずに、マトリクスの個々のサブアセンブリを試験す
ることができる。

従って、試験はレジスタ点が１であるかＯであるか、相
互接続ラインの導通、並びに相互接続ラインの短絡のな
いこと、これらの事項の保持又は維持について行われる
。

サブアセンブリのレジスタ点３３．３５から次のサブア
センブリのレジスタ４３．４４へレベルｌを移スことに
より、将来の再接続を行うレジスタ点の間の接続を試験
することができ、従って冗長度及びクロック並びにタイ
ミングライン、更にこれらによって制御されるスイッチ
類から利益を得ることになる。

無故障マトリクスを得たい場合には、各画素を個々に試
験し、必要があればそれを直すことが必要となる。この
ためには、光ダイオードを各画素の中に導入することが
必要であり、光学的アドレスによって試験中に光線を受
光することが可能なためにはある程度大きくなければな
らない。

図３１〕は、アースと画素制御電極との間に接続された
光ダイオード５０より成る画素を示す。

マトリクスのある列の画素間の相互接続ライン５Ｊがア
ースに接続されると、その結果照射された光ダイオード
５０によって生じる試験信号はマトリクス画素行の画素
の間の相互接続ライン５２を介して出て行く。この行５
２は、対応するレジスタ点に接続される。このレジスタ
点に関する光ダイオード５０に対する光学的アドレスに
より、ライン５２が試験出力につながれる。試験結果の
機能として、故障画素は同じ冗長化相互接続ライン又は
、ラインの冗長度がない場合は隣のラインに再接続され
る。

ザブアセンブリあるいは画素に個々に行われた試験の結
果、マ）　ＩＪククス再構成は試験中あるいは試験後に
直接行うことができる。試験後の場合は、試験結果は記
憶され、再構成は別の工程で行われる。

以下に示す記述では、画素のある列で構成されるサブア
センブリの再構成工程を取扱う。但しその相互接続ライ
ン並びに関連制御回路は図３８に示すように、冗長度２
を以て作られる。

例えば、相互接続ライン３４が故障していることをその
試験が示した場合、相互接続ライン３４に接続された列
の全画素の全制御トランジスタが切離される。この切離
しは、また、ＣＭＯ８技術における普通のエツチング法
によって行うこともできる。

従って、故障する可能性のある制御トランジスタは、行
には妨害をもたらすことが出来ないと確認（２７） することができる。そこでこの後、上記相互接続ライン
３４と関連したレジスタ点３５が、一つ前及び後の画素
列のレジスタから切離される。

本発明によれば、レジスタ点間の接続において、基本的
に異なる二つの相互接続回路４５が期待できる。重畳し
て配置された画素の各列のレジスタ点の間には、既に接
続が作られている筈である。すなわち、レジスタ点あと
Ｍが接続され、同時にレジスタ点３３と４３が接続され
、等となっており、二つの並列レジスタを構成している
。

試験結果の機能として、画素間の一つのレジスタ点又は
一つの対応相互接続ラインが故障している場合は、この
レジスタと一つ前並びに後のレジスタとの間の接続は中
断され、上記の故障したレジスタ点を同じ画素の列と関
連している冗長化レジスタ点で交換すること、及び前後
のレジスタ点の接続を再形成することにより、修正接続
が造られる。

いわゆる受動再結合回路によるこの再接続は図４３から
４４までに示されている。

（２８） 図４３はレジスタ点３３．４３とレジスタ点３５．４４
とがアルミの接続片、例えば６０．６１によってそれぞ
れ相互接続されて℃・ることを示している。試験中に、
レジスタ点４３が故障だとわかったら、図４ｂに示すよ
うに、アルミのラインを覆っている酸化物層６７に、最
初二つの穴６２．６３を作る。従ってこの部分のアルミ
接続片は裸になっている。

レジスタ点３３．４３間の接触を作り出し、同時に接続
片６０．６１を切断するため、絶縁材６７に設けた二つ
の穴にアルミハブ６を次に着ける。その結果上記接続片
の部分６４．６５が残され、将来の接続片を構成する予
定のアルミのラインの部分に接続することができる。故
障していないレジスタ点３５゜４４をつないでいる分離
用ライン６１の代りに、それらをつないだままにしてお
くこともできる。この場合には、試験後、すなわちマト
リクスの連続使用の間冗長度の使用も行われる。この事
にはある利点がある。特に、引続くレジスタ点間の接続
に関する修正動作の数が減る。サブアセンブリに故障が
無ければ、関連レジスタ点は全て動作を続けることかで
きる。

最終の段階では、使用しない故障レジスタ点４３の入力
は、その電位をはっきりさせるためアースに接続する。

このアースへの接続を与える方法は、この前に述べたの
と同じようにして行われる。図４ｄはこのようにして得
られた接続部の斜視図を示す。

今までに述べた方法の結果として、以後のレジスタ点間
の接続を切ったりつないだりすることができる。この場
合、レジスタ間の接続の再構成回路は非常に小さい面積
（Ｊ接触点の大きさ）となる可能性があるカー試験中異
なる機能の関連性を試験することは不可能である。

能動再構成では、外部から制御される電子回路が試験中
でも種々の機能間の関係を造り出す。電子的再構成回路
は他の諸機能と同じ方法で試験され、従って冗長度から
利益を得ることになる。図５は能動再接続の１例を示す
。

図５にお℃・て、四つのレジスタ点３３．３５．４．３
．４．４の間の再構成回路は、４個のスイッチ７２．７
３．７４．７５を含む。これらのスイッチはＣＭＯ８）
ランジスタによって造ることができる。レジスタ点おの
出力は、２個のスイッチ７４．７５を有するライン７ｏ
によって、レジスタ点４３の入力に接続される。同様に
ｌ〜で、レジスタ点あの出力は２個のスイッチ７２゜７
３を有するライン７１によってレジスタ点４４に接続さ
れる。２本のライン７０．７１は１本のアルミのライン
によって相互接続されており、各々の接続点は各ライン
７０．７１のそれぞれ２個のスイッチの中間に位置して
いる。

それぞれがライン７０と７１上にある、トランジスタの
ような２個のスイッチの組７４と７２、あるいはｋと７
３は選択ライン７６、７７からの補足的な信号によって
制御される。例えば、選択ライン７７は直接スイッチ７
４に接続され、又インバータ７８を経由してスイッチ７
２に接続される。引込み抵抗器澄は、二つの関連スイッ
チ、例えば７４と７２のいわゆる標準状態を定義させる
ことができる。すなわち、スイッチ７４の開又は閉と、
逆にスイッチ７２の閉又は開が標準状態となる。この標
準状態は、選択ラインｎ上の引込み信号とは逆の信号に
よって反転することができる。例えば、アース引込みで
は、選択ライン７７に生じる電圧がスイッチ７４を閉じ
、スイッチ７２を開く。選択ラインに電圧が無い場合に
は、引込み抵抗器＆からの信号がスイッチ７４．、７２
の状態を反転、すなわちスイッチ７斗を開、スイッチ７
２を閉の状態にする。

スイッチにと詔は同様にして選択ライン７６に接続され
ている。関連引込み抵抗器は田であり、関連インバータ
は７９である。これら選択ラインの四つの可能な組み合
わせ信号によって、すなわちライン７６、７７とも信号
がある場合、又はライン７６に信号があり、ラインＨに
は信号がない場合、又はライン■に信号がなくライン７
７に信号がある場合、又はライン７６、７７とも信号が
ない場合、後に続くレジスタ点間の四つの可能な接続状
態を試験することが可能である。相続くレジスタ点間の
電気通路を選んで決定するためには、それぞれ選択ライ
ン７６又は７７並びにそれぞれスイッチ７４．７２ある
いは７５．７３の間の接続を中断し、あるいは中断しな
いことが可能である。上記接続が予め定められた場所８
０，８１で切断される場合は、諸スイッチは引込み抵抗
器によって完全に制御される。

これ迄は、相互接続ライン並びに関連制御回路において
、電子部品における冗長度２の場合と共に、冗長度２で
電子部品のマトリクスの生産方法について述べてきた。

電子部品間の相互接続ラインを少くとも三つ設けるか、
更に信頼性を高めたいために分解態を必要よりも３倍高
く選ぶことによって、上記両方の場合の冗長度を増すこ
とも可能である。しかし、冗長度の増大はマ）　ＩＪク
クス総体寸法の増加、のみならず試験並びに再構成段階
の数の増加をも意味することになる。試験並びに再構成
段階の数の増加は効率の低下を招く可能性がある。それ
にもかかわらず、２を超える冗長度が期待されることも
ある。

レジスタ点、メモリ、クロック等より成る制御回路の全
寸法は、既に冗長度２の場合にも幾らかの問題点を生じ
ている。

本発明によれば、画素の行の制御回路替が、画素のマト
リクスの上下に、互に交替可能なように置かれており、
同様にして、画素の列の制御回路９３がマトリクスの左
右に、互に交替可能なように置かれている。

図６は、液晶ディスプレイの画素のマトリクス（１）の
構成と、その周辺にあるこれらの制御回路９２゜９３０
配置を図式的に示したものである。マトリクスの同じ側
に位置する回路が相互接続されている。

画像信号９１及びクロックのサンプリングは、スイッチ
９５によってこの構成に適用される。

【図面の簡単な説明】

図１ａは、既に述べたように、マトリクス表示器の構成
を図式的に簡略化して示したものである。 図１　ｂは、既に述べたように、液晶ディスプレイの電
極を、その制御トランジスタがマ）　ＩＪククス対応す
る行及び列に接続された状態を図式的に示したものであ
る。図２ａ、２ｂ、２ｃ、２ｄ、２ｅは、基本表示点す
なわち画素と、それらの制御トランジスタにおける冗長
化の実施態様の幾つかを図式的に示したものである。図
３８は、画素間の相互接続ラインと、それらの制御回路
が光ダイオードを組込んだ試験配列と共に冗長化されて
いるような、冗長度を持たせたマトリクスの一例を図式
的に示したものである。図３ｂは、液晶マトリクス・デ
ィスプレイの電極と、制御ｌ・ランジスタが画素に含ま
れた光ダイオードによって個々に試験可能であることを
図式的に示したものである。 図４−　ａ、　４．　ｂ、　４．　ｃは、故障してない
レジスタ点の間の受動接続を作り出す種々の段階を図式
的に示したものである。図４ｄは得られた接続法の一例
を、斜視的に且つ図式的に示したものである。図５は、
試験の間に故障していないレジスタ点の間の接続を選ぶ
ことを可能にする、能動部品の一回路を図式的に示した
ものである。図６は液晶ディスプレイのマトリクスの構
成並びに、その周辺における制御回路の配列を図式的に
示したものである。 −Ｃコ 寸 ｄ　ロ ―寸 − ノ　−十　末

Claims (1)

1. 【特許請求の範囲】 （１）ｍ列と０行の電子部品と、各行列の部品と関連す
   るマトリクスの周辺に位置する制御回路とを有する、電
   子部品のマトリクスの生産方法であって、マ）　ＩＪク
   スとその関連制御回路を冗長度を有する形に実現するこ
   と、その冗長度要素は制御回路と関連したある数の電子
   部品によって各々が構成されるサブアセンブリであるこ
   と、各サブアセンブリはマトリクスの周辺で試験できる
   ように実現されていることから構成され、また各サブア
   センブリは、マトリクスの周辺に位置し、各サブアセン
   ブリに接続された光ダイオード上に光線を送ることから
   成る光学的アドレス法によって試験を行い、これら光ダ
   イオードの中のあるものは試験しようとするサブアセン
   ブリを選択するのに使用され、その他の光ダイオードは
   同じサブアセンブリに光線によって試験信号を生せしめ
   るのに使用され、上記試験は、冗長度を持たせたサブア
   センブリの各々に、電子部品間の相互接続ラインの導通
   並びに関連制御回路の動作を確認するのに用いられ、試
   験の結果として、冗長化サブアセンブリの中で故障した
   電子部品を切離し、良品の部品をつなぎ直すことによっ
   て、マトリクスを再構成することを特徴とする電子部品
   のマトリクスの生産方法。 （２）マトリクスの電子部品の各列に対して、上記電子
   部品の列の部品の相互接続ラインは対応する制御回路と
   共に冗長性を持たせて作られ、こうして各冗長化サブア
   センブリが上記電子部品の列及びその制御回路から形成
   される、特許請求の範囲第１項に記載の方法。 （３）マトリクスの電子部品の各行に対して、上記電子
   部品の行の部品量相互接続ライン及び対応する制御回路
   が冗長性を持たせて作られ、従って各冗長化サブアセン
   ブリが上記電子部品の行及びその制御回路から形成され
   る、特許請求の範囲第１項に記載の方法。 （４）列の数ｍが２ｐに等しく、行の数ｎが２ｑに等し
   く、ｐとｑは電子部品マトリクスの予定している用途に
   必要な列及び行の最小数に対応し−（いるとき、マトリ
   クスのある列又は行が故障していることが検出されると
   、故障した列又は行の電子部品をそれぞれ隣の列又は行
   の対応する電子部品につなぎ代えることによって、電子
   部品マトリクスの再構成を行う、特許請求の範囲第１項
   に記載の方法。 （５）前記再構成を、故障した列又は行の部品を１ 一つ前の外交≠あるいは一つ後の列又は行の対応する部
   品に、何れかの列又は行に交替して使用することを考慮
   して、つなぎ代えることによって行う、特許請求の範囲
   第４項に記載の方法。 （６）各電子部品の動作が、各部品に関連した光ダイオ
   ード上に光を投射するととから成る光学的アドレス法に
   よって試験される、特許請求の範囲第１項に記載の方法
   。 （７）制御回路におけるマ）　ＩＪクスの再構成が、好
   ましくない接続部を破壊した後、受動再接続によって行
   われる、特許請求の範囲第１項に記載の方法。 （８）　マドＩＪクスの再構成が、制御回路に含まれる
   能動部品によって行われる、特許請求の範囲第１項に記
   載の方法。 （９）マ）　ＩＪクスの再構成が、電子部品から成るサ
   ブアセンブリの試験中に行われる、特許請求の範囲第７
   項に記載の方法。 （１０）マトリクスの再構成カー電子部品のザブアセン
   ブリの試験後に行われる、特許請求の範囲第８項に記載
   の方法。 圓　電子部品のマトリクスが、マトリクス・ディスプレ
   イを制御することを可能にするトランジスタのマトリク
   スである、特許請求の範囲第１項に記載の方法。 （１２）　レジスタから成る制御回路は、レジスタ点に
   接続された光ダイオードをアドレスすることを使用する
   光の手段によって、試験中にレジスタがアドレスするこ
   とができろように作られ、上記光ダイオードを照射する
   ことによって試験中に、レジスタ点が１にスイッチング
   され、これが対応する電子部品の間の相互接続ラインを
   試験出力に接続する、特許請求の範囲第１１項に記載の
   方法。 （１３）第二の光ダイオードが相互接続ラインの他端に
   設けられ、上記光ダイオードに光線が当てられ、相互接
   続ラインに電流を生じ、概ラインが断線して℃・ない場
   合は試験出力において電流が観測される、特許請求の範
   囲第１２項に記載の方法。 θ→　光ダイオードにあてる光線がパルス化されている
   、特許請求の範囲第１３項に記載の方法。 （Ｉ５）冗長化レジスタのところでのマトリクスの再構
   成が、冗長化サブアセンブリの各レジスタをその次のサ
   ブアセンブリの各レジスタに接続する相互接続によって
   行われ、この相互接続は外部電子回路によって制御され
   るスイッチを内蔵しており、概スイッチは試験中にレジ
   スタ間に異なる接続を造り出す、特許請求の範囲第７．
   第１１及び第１２項に記載の方法。 （１６）　ラインに関する試験の結果として、故障と認
   められた各サブアセンブリのレジスタ間の接続部の相互
   接続はスイッチによって切断され、上記使用不可のレジ
   スタの入力はゼロに保持され、各サブアセンブリの故障
   していないレジスタはその次のサブアセンブリの故障し
   ていないレジスタに接続される、特許請求の範囲第１５
   項に記載の方法。 （１７）スイッチがＣＭＯ８）ランジスタである、特許
   請求の範囲第１５項に記載の方法。 （国　各接続部に関連する各スイッチの状態は、ある選
   択ラインとあるサブアセンブリの諸スイッチとの間の接
   続を切断したり、切断しなかったりすることによって決
   り、前記選択ラインとサブアセンブリのスイッチの間の
   接続はスイッチが極性化によって加えられる位置に戻る
   ことができるようにする、特許請求の範囲第１５項に記
   載の方法。 ０９）冗長化レジスタにおけるマトリクスの再構成は、
   各サブアセンブリのレジスタと、それに続くサブアセン
   ブリの対応するレジスタの間の受動相互接続によって行
   われ、試験の結果として、故障したレジスタが切離され
   、故障していない、各サブアセンブリの冗長化レジスタ
   がそれに続くすブアセンブリの故障していないレジスタ
   に、既に接続されていない限り、それらの間の接続によ
   って接続される、特許請求の範囲第１１項に記載の方法
   。 （２０）前辺て各ザブアセンブリの対応するレジスタ間
   に確立された相互接続は、適切な技術的操作の間に、相
   互接続ラインを切離すために穴を形成する酸化物のマス
   クによって覆われ、及び／又は酸化物マスクの上部にあ
   る相互接続ラインに故障していないレジスタを再接続す
   るために上記相互接続ラインを裸にするため穴が形成さ
   れる、特許請求の範囲第１９項に記載の方法。 （２１）使用されなくなったレジスタの入力における電
   位を定めるため、故障しているレジスタの相互接続ライ
   ンとアースとの間に接続がなされる、特許請求の範囲第
   １９項に記載の方法。 （２２）試験結果が記憶され、マトリクスの再構成が試
   験後に行われる、特許請求の範囲第１５項に記載の方法
   。 （２３）サブアセンブリの異なる要素の冗長度が、２の
   冗長度であるような、特許請求の範囲第１項に記載の方
   法。 （２４）サブアセンブリの異なる要素の冗長度カー２よ
   りも大きい冗長度である、特許請求の範囲第１項に記載
   の方法。 （２５）画素の行の制御回路の配置カー何れかを代りに
   使うという方法で、画素のマトリクスの上又は下に選ば
   れ、画素の列の制御回路が、何れかを代りに使うという
   方法で、マトリクスの右又は左に位置させられ、マ）　
   ＩＪクスの同じ側に位置する回路が相互接続され、画像
   信号及びクロックのサンプリングがスイッチによって上
   記構成に適用される、特許請求の範囲第１１項に記載の
   方法。