KR0147117B1 - 박막 액정표시장치의 결함수리회로 - Google Patents

박막 액정표시장치의 결함수리회로

Info

Publication number
KR0147117B1
KR0147117B1 KR1019950035790A KR19950035790A KR0147117B1 KR 0147117 B1 KR0147117 B1 KR 0147117B1 KR 1019950035790 A KR1019950035790 A KR 1019950035790A KR 19950035790 A KR19950035790 A KR 19950035790A KR 0147117 B1 KR0147117 B1 KR 0147117B1
Authority
KR
South Korea
Prior art keywords
flip
flops
thin film
liquid crystal
film liquid
Prior art date
Application number
KR1019950035790A
Other languages
English (en)
Other versions
KR970022400A (ko
Inventor
임인곤
권오경
최병덕
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019950035790A priority Critical patent/KR0147117B1/ko
Publication of KR970022400A publication Critical patent/KR970022400A/ko
Application granted granted Critical
Publication of KR0147117B1 publication Critical patent/KR0147117B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

박막 액정표시장치(TET-LCD)의 결합패널들을 결함수리회로에 의해 복구할 수 있도록, 시작펄스에 따라 구동되며, 데이타라인에 연결된 시프트 레지스터셀중 고장나지 않은 것을 선택하여 사용할 수 있도록 상/하 2열로 배치설치된 디플립플롭들과, 상기 디플립플롭들의 각각의 출력단들과 입력단들에 공통 접속되며 카운터의 해당 클럭에 따라 상기 상/하 2열로 배치 설치된 디플립플롭중 적어도 어느 한열을 선택하기 위한 다수개의 멀티플렉서로 구성된 데이타 구동회로부와, 상기 데이타 구동 회로부와 연계동작됨과 동시에 호스트 시작펄스에 따라 구동되며, 게이트라인에 연결된 시프트 레지스터셀중 고장나지 않은 것을 선택하여 사용할 수 있도록 상/하 2열로 교차되어 배치 설치된 디플립플롭들과, 상기 디플립플롭들중 상/하 1열의 각각의 출력단에 공통 접속되며 카운터의 해당 클럭에 따라 상/하 1열의 디플립플롭들중 적어도 어느 한열을 선택하기 위한 다수개의 멀티플렉서로 구성된 게이트 구동회로부로 구성된 박막 액정표시장치의 결함수리회로를 구현한 것이다.
따라서, 이러한 박막 액정표시장치의 결함수리회로는 반도체 웨이퍼상에서 결함패널들의 복잡한 수리/검사/복구단계를 거치지 않고 결함패널들을 복구함으로써 양산되는 패널들의 수율을 향상시킬 수 있다.

Description

박막 액정표시장치의 결함수리회로
제1도는 종래의 박막 액정표시장치의 결함수리회로를 나타낸 회로도
제2도는 제1도의 정상 동작시와, 고장시와 고장복구후의 타이밍클럭을 나타낸 파형도
제3도는 본 발명의 박막 액정표시장치의 결함수리회로의 데이타 구동회로를 어레이 형태로 나타낸 블록도
제4도는 본 발명의 박막 액정표시장치의 결함수리회로의 게이트 구동회로를 어레이 형태로 나타낸 블록도
* 도면의 주요부분에 대한 부호의 설명
100a~100d:시프트 레지스터 셀 AND:앤드게이트
NOR:노아게이트 200:카운터
300a, 300b:데이타 구동회로부의 시프트 레지스터 셀
400a, 400b:게이트 구동회로부의 시프트 레지스터 셀
본 발명은 박막 액정표시장치(TET-LCD)의 결함셀 수리회로에 관한 것으로써, 특히 상기 박막 액정표시장치의 패널(panel)의 수율을 높이기 위해, 손상된 패널을 일괄 검사하고 이를 복구할 수 있도록 한 박막 액정표시장치의 결함수리회로에 관한 것이다.
액정표시장치(이하, LCD라 약칭한다)는 1963년 이래, 대량의 정보 표시소자로서 끊임없는 연구의 대상이 되어왔다.
그러나, 연구초기에는 손목시계, 계산기, 그리고 각종 계기판에 그 용도가 극히 제한되어 있었다.
통상적으로 LCD는 응답속도가 너무 늦어 동화상을 처리하기에는 부적절하고, 시야 각이 제한되어 있으며, 충분한 밝기를 확보하지 못해 밝은 곳에서는 볼 수가 없는 등 여러문제가 노출되고 있다.
그 후, 화소에 스위치로서 박막 트랜지스터를 사용하는 능동 매트릭스 액정표시장치(Active Matrix Liquid Cry-stal Display:이하, AMLCD라 약칭한다)가 등장함에 따라, 동작속도가 동화상을 처리할 수 있을 만큼 빨라졌고, 시야각도 넓어졌다. 이러한 AMLCD는 화질이 CRT에 필적한 만큼 우수하면서도 평판 표시소자로서의 장점인 경량, 저소비전력, 작은 부피로 인한 휴대의 편이성등을 두루 지니고 있어 가장 유망한 평판 표시 소자로 주목받고 있다.
이렇게 각광받는 AMLCD이지만, 몇가지 문제점을 가지고 있는데, 그중 CRT와 비교하여 가장 경쟁력이 떨어지는 것이 바로 가격이다.
최근들어 AMLCD의 가격이 급격히 떨어지고 있다고는 하지만, 같은 크기의 화면의 CRT와 비교할때, LCD의 가격은 약 10배 정도이다.
이렇게 LCD의 가격이 높은 것은 막대한 시설 투자비와 비싼 재료비에도 원인이 있지만, 무엇보다도 수율이 낮다는데서 가장 큰 이유를 찾을 수 있다.
그러나 수율의 향상은 주로 제조공정을 개선함으로써 이루어지기 때문에 단시일내에 달성하기 힘들뿐만 아니라, 이 역시 막대한 투자를 필요로 하는 일이다.
이에 따라 특별한 물리적 처리없이도 손상된 패널을 조사하고 이를 복구하여 수율을 향상시키는 작업은 매우 중요한 실정에 있다.
이러한 AMLCD와 관련된 종래의 박막 액정표시장치(TFT-LCD)의 검사 및 고장수리에 대하여 간략하게 설명하면 다음과 같다.
먼저, 박막 액정표시장치는 공정상에 발생하는 디펙셀들을 수리함으로써, 수율을 높이기 위해서는 먼저 디펙셀들을 찾아내는 과정이 필수적이다.
상기 디펙셀들을 검사하는 방법에는 첫째, 광학적 검사방법이 있는데, 상기 광학적 검사방법은 가장 보편적인 것으로서 포토리소그래피 공정을 거칠때마다 리소그래피 또는 애칭(Etching)에서의 디펙셀발생여부를 검사하는 것으로 마스크의 패턴과 기판상에 생성된 적층패턴을 자동적으로 비교할 수 있도록 하는 것이다.
둘째, 전기적 검사방법에는 데이터라인과 트랜지스터등이 전기적으로 연결되었는지를 검사하기 위해서 화면 표시영역 둘레에 프로우잉을 할 수 있도록 별도의 패턴이 설계되어야 한다. 이때, 상기 프로우잉을 위한 패턴은 검사 후, 최종 조립전에 절단해낸다.
상기한 두가지 검사방법들은 대부분 반도체 제조공정에서의 검사방법을 도입한 것으로 공정상의 차이로 인해 박막 액정표시장치의 검사에는 부적절한 점들이 있다. 따라서 최근에는 전자빔 테스트, 전압 이메이징(inaging)방법등과 같은 액정표시장치를 위한 검사방법이 개발되어 활용되고 있다.
한편, 박막 액정표시장치의 고장수리는 단박(short)시와 단절(open)시로 나눌 수 있게되는데 첫째, 단락시 수리방법을 살펴보면 단순히 인접한 데이타라인간에 단박된 것은 레이저를 이용하여 수리할 수 있다.
즉, 두 데이타라인 사이에서 단락을 일으키는 매개가 되는 메탈라인을 찾아 내어 레이저빔을 이용해 절단한다.
그러나, 다른 층(layer)간의 단락은 훨씬 심각한 문제로 대두되기 때문에 종류의 단락은 아직까지 적절한 해결책이 없으므로, 층간단락을 수리하는 대신 리던던시(redundancy)를 두어 이에 대처할 수 밖에 없다.
앞서 말한 인접한 데이타라인간의 단박이 비록 층간의 단락보다는 수리하기 쉬운 경우라고는 하지만, 하나의 데이타라인을 절단해 내기 위해서는 표면의 패시베이션막으로 부터 금속층, ITO, 절연층등 여러 다른 물질들을 제거해야 하므로 그리 간단한 작업은 아니며, 오히려 이로 인해 정상적인 구조마저 손상시킴으로써 수율을 떨어뜨릴 수도 있으므로 주의해야 한다.
둘째, 단절(open)시 수리방법을 살펴보면 일반적으로 단절을 수리하는 것은 단순한 단락을 수리하는 것보다는 어려운 것으로 알려져 있다.
단락의 수리에는 크게 두가지 방법이 있는데, 하나는 전도성 박막을 증착시키는 것이고, 다른 하나는 용접을 하는 것이다. 전도성 박막 증착에는 고체 상태의 금속-유기물 박막을 이용하는 방법과 기체 플라즈마를 이용하는 방법이 있다.
먼저, 패시베이선막을 레이저를 이용해 선택적으로 제거(이를 애블레이션이라 한다)하고, 고체상태의 금속-유기물 박막을 증착시킨다. 그리고 레이저빔을 증착된 박막에 조사하면 새로운 금속층이 형성되어 단절되었던 두 금속막이 연결된다. 그리고 마지막으로 사용되지 않은 금속-유기물 박막을 제거하면 되는 것이다.
상기한 종래의 박막액정표시장치의 수리방법의 일실시예에 대하여 첨부된 도면을 참고하여 설명하면 다음과 같다.
제1도는 종래의 박막 액정표시장치의 구동회로도이고, 제2도는 종래의 박막 액정표시장치의 각 노드(Node)에서의 정상시, 고장시, 그리고 고장수리시의 각 신호 비교파형도이다.
먼저 제1도에 도시된 바와같이, 2열의 시프트 레지스터 셀(100a)(100b)이 병렬로 연결되고, 동일한 수의 시프트 레지스터 셀(100a)(100b)의 출력은 앤드게이트(AND)로 입력된 후, 샘플링게이트로 인가된다.
또한, 상기 2열의 시프트 레지스터 셀(100a)(100b)은 노아게이트(NOR)를 통하여 다음단 2열의 시프트 레지스터 셀(100c)(100d)과 병렬로 연결되고 동일한 수의 시프트 레지스터 셀(100c)(100d)의 출력은 앤드게이트(AND)로 입력된 후, 셈플링게이트로 인가된다.
이때 2개의 시프트 레지스터 셀(1)중의 하나의 출력에서 스턱-에트-1(stuck-at-1) 폴트(fault)는 문제가 되지 않지만, 스턱-에트-0-(stuck-at-0)는 문제가 제기된다. 한편, m번째의 시프트 레지스터 셀(m)의 반전된 출력 즉 노드 ①②는 노아게이트(NOR)로 인가되기 때문에, 상기 스턱-에트-0(stuck-at-0)의 출력이 되므로 문제가 발생되는 것이다.
상기와 같은 방법에서 스턱-에트-0(stuck-at-0)이나 스턱-에트-0(stuck-at-0)의 문제가 발생하였을때 상술한 레이저 절단방법을 이용하게 된다.
예를들면 노드 ①에서 스턱-에트-0(stuck-at-0)가 발생하면 상기 레이저 절단방법을 통해 스턱-에트-1로 바꾸어 놓는다.
또한 노드 ②에서 스턱-에트-0의 문제가 발생하면 같은 방법으로 스턱-에트-1로 강제적으로 변환시키는 것이다.
다시 말해 제2도에 도시된 바와같이, (b)도의 복구전에는 노드 ①이 스턱-에트-1이고 결과적으로 노드 ③의 출력이 스턱-에트-0이므로 노드 ①을 레이저 커팅하여 문제가 발생하지 않는 스턱-에트-0으로 강제적으로 변환시키는 것이다.
마찬가지로 스턱-에트-0인 노드 ⓑ도 상기 레이저 커팅에 의해 스턱-에트-1로 변환시키는 것이다.
상술한 바와같이 종래의 박막 액정표시장치의 결합시 레이저 커팅에 의한 복구는 일단 액정표시장치가 봉합되고 난후에 결함이 발생하건, 발견된 고장에 대해서는 대처할 수 없는 문제점이 발생하였고, 또한 상기 레이저 커팅에 의한 복구는 장비와 시간을 요구하고, 고장의 종류(stuck-at-1 또는 = stuck-at-0)에 다라 수리방법이 달라지므로 고장이 종류를 알아야 복구가 가능하다는 문제점이 있다.
따라서 본 발명은 상기한 종래의 제반 문제점들을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 종래의 박막 액정표시장치의 수리방법에 비해 고장에 대해 대처할 수 있는 범위가 넓고, 무엇보다도 수리방법이 간단하며, 제조비용을 절감할 수 있도록 한 박막 액정표시장치의 결함수리회로를 제공함에 있다.
또 다른 목적은 종래의 방법과 달리 시스템이 완성된 후 사용중에 발생한 구동회로부의 고장에 대해서도 적용할 수 있도록 한 박막 액정표시장치의 결함수리회로를 제공함에 있다.
상기한 목적을 달성하기 위한 본 발명의 박막 액정표시장치의 결함수리회로는 시작 펄스에 따라 구동되며, 데이타라인에 연결된 시프트 레지스터중 고장나지 않은 것을 선택하여 사용할 수 있도록 상/하 2열로 배치 설치된 디플립플롭들과, 상기 디플립플롭들의 각각의 출력단들과 입력단들에 공통 접속되며 카운터의 해당 클럭에 따라 상기 상/하 2열로 배치설치된 디플립플롭 중 적어도 어느 한열을 선택하기 위한 다수개의 멀티플렉서로 구성된 데이타 구동회로부와 ; 상기 데이타 구동회로부와 연계 동작됨과 동시에 수평 시작펄스에 따라 구동되며, 게이트라인에 연결된 시프트 레지스터셀중 고장나지 않은 것을 선택하여 사용할 수 있도록 상/하 2열로 교차되어 배치 설치된 디플립플롭들과, 상기 디플립플롭들중 상/하 1열의 각각의 출력단에 공통 접속되며 카운터의 해당 클럭에 따라 상/하 1열의 디-플립플롭들중 적어도 어느 한열을 선택하기 위한 다수개의 멀티플렉서로 구성된 게이트 구동회로부를 포함하는 것을 특징으로 한다.
이하, 본 발명의 박막 액정표시장치의 결함수리회로의 구성 및 작동원리를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제3도는 본 발명의 박막 액정표시장치의 결함수리회로에서의 데이타 드라이버 구동회로도이고, 제4도는 본 발명의 박막 액정표시장치의 결함수리회로의 게이트 드라이버 구동회로도이다.
먼저 제3도에 도시된 바와 같이 본 발명의 박막 액정표시장치의 결함수리회로에서의 데이타 구동회로부는 N블럭의 시프트 레지시트 셀(300a)(300b)로 구성되며 각각의 시프트 레지스터 셀(300a)(300b)은 2행의 디플립플롭(DF/F1)(DF/F1a)(DF/Fm)어레이가 있고, 상기 각 디플립플롭(DF/F1)(DF/F1a)의 출력부에는 멀티플렉서(MUX1)(MUX1a)(MUXm)가 연결되며, 상기 멀티플렉서(MUX1)(MUX1a)는 상기 두개의 디플립플롭(DF/F1)(DF/F1a)의 두개의 다른 입력을 공통으로 인가받는 것이다.
그중 하나의 입력은 윗행의 디플립플롭(DF/F1)출력으로 부터 인가받으며, 다른 하나의 입력은 아래형의 디플립플롭(DF/F1a) 출력으로 부터 입력 받게 되는 것이다. 이때 디폴트(default) 상태에서 즉, 아래형의 디플립플롭(DF/FM) 어레이에 디펙이 없는 상태에서는 각 멀티플렉서(MUXm)들은 모두 아래형의 디플립풀롭(DF/F1a, 2a...DF/Fm)의 출력을 선택하도록 조정되어 있다.
이런 경우 윗행의 디플립풀롭(DF/F1, 2...DF/Fm) 어레이에 디펙이 발생하더라도 전혀 문제가 되지 않는다.
그러나, 만약 아래형의 디플립풀롭(DF/F1a, 2a...DF/Fm)에서 디펙이 발생했을 경우에는 각 멀티플렉서(MUXm)들은 윗행의 디플립풀롭(DF/F1, 2...DF/Fm)의 출력을 선택함으로써 아래형에 발생한 디펙들을 피해가게 된다.
상기 멀티플렉서(MUXm)와 디플립풀롭(DF/Fm)으로 구성된 시프트 레지스터 셀(300a)(300b)을 많은 수의 블럭으로 나누면 나눌수록 고장에 대한 감내 성능은 향상되겠지만, 그렇게 되면, 멀티플렉서(MUXm)(MUXm)를 조정하는데 큰 어려움이 생긴다. 또, 디플립풀롭(DF/F1a, 2...DF/Fm)(DF/F1a, 2a...DF/Fm) 어레이의 행의 수를 더 늘리게 되면, 오히려 고장 감내 성능에는 더 불리한 영향을 끼치게 되는 것으로 알려져 있는데, 이는 회로의 복잡도가 지나치게 증가하고 데이타 구동회로부의 면적이 늘어나기 때문이다.
그리고, 멀티플렉서들을 조정하기 위해 카운터(200)를 사용한다.
예를들어, m번째 디플립플롭 어레이에서 고장이 발생했다면, 카운터(200)에 m개의 입력펄스를 인가하면 된다.
또한, n번째 디플립플롭 어레이에서 고장이 발생했다면, 카운터(200)에 n개의 입력 펄스를 인가하면 된다.
또한, 제4도에 도시된 바와같이 본 발명의 박막 액정표시장치의 결함수리회로에서의 게이트 구동회로부는 N블럭의 시프트 레지스터 셀(400a)(400b)(400c)로 구성되며, 각각의 시프트 레지스터 셀(400a)(400b)(400c)는 2행이 디플립플롭(1~24) 어레이가 있고, 상기 각 디플립플롭(1~24)의 출력은 멀티플렉서(MUX1~MUXm)(MUX1~MUXn)(MUX1~MUXℓ)에 인가되도록 한 구성이 어레이로 연결되고, 상기 멀티플렉서(MUX1~MUXm)(MUX1~MUXn)(MUX1~MUXℓ)들을 조정하기 위한 카운터(200)로 구성된다.
이때 디폴트 상태에서는 즉, 디플립플롭(1-24) 어레이에 디펙이 없는 상태에서는 멀티플렉서(MUX1~MUXm)(MUX1~MUXn)(MUX1~MUXℓ)는 모두 아래 형의 디플립플롭(1-24)의 출력을 선택하도록 조정되어 있다.
이런 경우 윗행 디플립플롭(1-24) 어레이에 디펙이 발생하더라도 아래 행의 디플립플롭(1-24)의 신호를 선택하기 때문에 전혀 문제가 되지 않는다.
그러나 만약 아래행의 디플립플롭(1-24)에서 디펙이 발생하였을 경우에는 멀티플랙서(MUX1~MUXm)(MUX1~MUXn)(MUX1~MUXℓ)에서 윗행의 디플립플롭(1-24)의 출력을 선택함으로써, 아래 행에서 발생한 디펙들을 피하게 되는 것이다.
상기 멀티플랙서(MUX1~MUXm)(MUX1~MUXn)(MUX1~MUXℓ)와 디플립플롭(1-24)으로 구성된 시프트 레지스터 셀(400a)(400b)(400c)을 많은 수의 블록으로 나누면 나눌수록 고장이 대한 감내 성능은 향상되겠지만 그렇게 되면 멀티플랙서(MUX1~MUXm)(MUX1~MUXn)(MUX1~MUXℓ)를 조정하는데 큰 어려움이 발생하게 된다.
또한 디플립폴롭(1-24) 어레이의 행의 수를 더 늘리게 되면 오히려 고장감내 성능에는 더욱 더 불리한 영향을 끼치게 되는 것으로 알려져 있는데, 이는 회로의 복잡도가 지나치게 증가하게 되고, 게이트 구동회로부터의 면적이 늘어나기 때문이다. 상기 멀티플랙서(MUX1~MUXm)(MUX1~MUXn)(MUX1~MUXℓ)의 어레이들을 조정하기 위해 카운터(200)를 사용하게 되는데 예를들어 2번째 디플립플롭 어레이에서 고장이 발생하였다면 2개의 입력펄스를 인가하면 되고, n번째 디플립플롭 어레이에서 고장이 발생하였다면 n개의 입력펄스를 인가하면 되는 것이다.
상술한 바와 같이 본 발명의 박막 액정표시장치의 결함수리회로는 다음과 같은 효과를 가지게 된다.
첫째, 종래 박막 액정표시장치에서의 수리방법과 같은 레이져 절단등의 물리적 조작없이 단순히 콘트를 신호를 통해 수리를 할 수 있는 것이다.
둘째, 종래의 수리방법은 발생한 고장의 종류에 의존을 하게되는 반면 본 발명의 박막 액정표시장치의 결함수리회로의 수리방법은 고장의 종류를 가정하여 수리방법을 제안하지 않았기 때문에 그 종류에 관계없이 한가지 방법으로 수리가 가능하다가는 것이다.
셋째, 종래의 구동회로부는 블록과 블록간의 연결이 노아게이트를 통하여 이루어져 있기 때문에 매블럭마다 출력부와 노아게이트 두곳에서 고장의 발생소지가 있는 반면 본 발명에서는 블록과 블록의 연결에 특별히 신경을 쓰지 않아도 된다.
네째, 종래에는 레이저를 이용해 수리를 하기 때문에 일단 액정표시장치(LCD)가 봉합되고 난 후에 고장이 발생하거나, 발견된 고장에 대해서는 대처할 수 없으나 본 발명에서는 최종 소비자가 사용중 발생한 고장에 대해서도 수리가 가능하도록 하여 박막액정표시장치 패널의 수율을 향상시킬 수 있는 효과를 가지고 있다.

Claims (4)

  1. 시직펄스에 따라 구동되며, 데이타라인에 연결된 시프트 레지스터셀중 고장나지 않은 것은 선택하여 사용할 수 있도록 상/하 2열로 배치설치된 디플립폴롭들과, 상기 디플립플롭들의 각각의 출력단들과 입력단들에 공통 접속되며 카운터의 해당클럭에 따라 상기 상/하 2열로 배치 설치된 디플립플롭중 적어도 어느 한열을 선택하기 위한 다수개의 멀티플렉서로 구성된 데이타 구동회로부와 ; 상기 데이타 구동회로부와 연계동작됨과 동시에 호스트 시작펄스에 따라 구동되며, 게이트라인에 연결된 시프트 레지스트셀중 고장나지 않은 것을 선택하여 사용할 수 있도록 상/하 2열로 교차되어 배치 설치된 디플립플롭들과, 상기 디플립플롭들중 상/하 1열의 각각의 출력단에 공통 접속되며 카운터의 해당클럭에 따라 상/하 1열의 디플립플롭들중 적어도 어느 한열을 선택하기 위한 다수개의 멀티플렉서로 구성된 게이트 구동회로부 ; 를 포함하는 것을 특징으로 하는 박막 액정표시장치의 결함수리회로.
  2. 제1항에 있어서, 상기 데이타 구동회로부는 웨이퍼상의 박막 액정패널의 사이즈에 따라 데이타라인에 블록단위로 연속하여 접속 구성됨을 특징으로 하는 박막 액정표시장치의 결함수리회로.
  3. 제1항에 있어서, 상기 게이트 구동회로부는 웨이퍼상의 박막 액정패널의 사이즈에 따라 게이트라인에 블록단위로 연속하여 접속 구성됨을 특징으로 하는 박막 액정표시장치의 결함수리회로.
  4. 제1항에 있어서, 상기 카운터는 주어진 블럭내의 멀티플랙서에 동일한 해당 클럭을 제공하여 단일 입력핀으로 여러 블럭의 멀티플렉서를 조정함을 특징으로 하는 박막 액정표시장치의 결함수리회로.
KR1019950035790A 1995-10-17 1995-10-17 박막 액정표시장치의 결함수리회로 KR0147117B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950035790A KR0147117B1 (ko) 1995-10-17 1995-10-17 박막 액정표시장치의 결함수리회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950035790A KR0147117B1 (ko) 1995-10-17 1995-10-17 박막 액정표시장치의 결함수리회로

Publications (2)

Publication Number Publication Date
KR970022400A KR970022400A (ko) 1997-05-28
KR0147117B1 true KR0147117B1 (ko) 1998-09-15

Family

ID=19430402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035790A KR0147117B1 (ko) 1995-10-17 1995-10-17 박막 액정표시장치의 결함수리회로

Country Status (1)

Country Link
KR (1) KR0147117B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100521269B1 (ko) * 1998-07-31 2006-01-12 삼성전자주식회사 액정 표시 장치 패널
JP2001155980A (ja) * 1999-11-25 2001-06-08 Nec Corp 検査補修システム、製品製造システム、部材検査装置、データ処理装置、部材補修装置、情報記憶媒体

Also Published As

Publication number Publication date
KR970022400A (ko) 1997-05-28

Similar Documents

Publication Publication Date Title
US4820222A (en) Method of manufacturing flat panel backplanes including improved testing and yields thereof and displays made thereby
US6624857B1 (en) Active-matrix-type liquid crystal display panel and method of inspecting the same
EP0321073A2 (en) Liquid crystal display device
JPH11142888A (ja) 液晶表示装置及びその検査方法
CN104851404A (zh) 阵列基板及其修复方法、测试方法、制作方法、显示装置
JPH01101646A (ja) アクティブマトリクス液晶表示装置の製造方法
JP2003043980A (ja) 表示装置の基板、アレイ基板、検査用回路、検査方法および液晶セルの製造方法
KR0147117B1 (ko) 박막 액정표시장치의 결함수리회로
JPH11237641A (ja) 液晶表示装置及びその製造方法並びに不良検査方法
JP2010286617A (ja) 液晶表示装置
JP3178011B2 (ja) マトリクス型表示パネル形成用の基板
KR100487433B1 (ko) 액정 표시 장치의 어레이 기판
KR20030008407A (ko) 어레이 기판 및 그 검사 방법 및 액정 표시 장치
JPH0750278B2 (ja) 液晶表示装置
WO2023116106A1 (zh) 显示基板及其测试方法和显示装置
JPH0259727A (ja) アクティブマトリックス基板
JPH03100626A (ja) アクティブマトリクス型液晶表示素子
JP2558845B2 (ja) 液晶パネル駆動用集積回路
JPH079521B2 (ja) 点欠陥の検出及び補修の可能なアクティブマトリクス基板の製造方法
KR20040040786A (ko) 액정표시장치의 어레이 기판 및 그 제조방법
KR20030058761A (ko) 액정 표시패널의 검사 장비
KR0156200B1 (ko) 이동창 구동회로를 구비한 박막 액정표시장치
KR100778847B1 (ko) 박막 어레이 기판 및 그 제조방법
JP3490058B2 (ja) アクティブマトリクス基板又はアクティブマトリクス液晶パネルの欠陥検出方法
US20080002090A1 (en) TFT master substrate for LCD panels and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060502

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee