JPS60112169A - マルチコンピユ−タ・システムにおける異常監視方法 - Google Patents
マルチコンピユ−タ・システムにおける異常監視方法Info
- Publication number
- JPS60112169A JPS60112169A JP58219914A JP21991483A JPS60112169A JP S60112169 A JPS60112169 A JP S60112169A JP 58219914 A JP58219914 A JP 58219914A JP 21991483 A JP21991483 A JP 21991483A JP S60112169 A JPS60112169 A JP S60112169A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- monitoring
- reset
- microcomputer
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、プログラム動作するマルチ・マイクロコンピ
ュータ・システムの各コンピュータの異常監視方法に関
するものである。
ュータ・システムの各コンピュータの異常監視方法に関
するものである。
従来、この塊の異常検出方式として、第１図に示すもの
があった。図において、１は共有バス、２及び３は共有
バス１を介して結合されるマイクロコンピュータΦユニ
ットでアル。マイクロコンピュータ・ユニット２．３に
おいて、４はコンピュータＣＰＵ部、５に共有バス１０
制御部、６は入出先制（財）部、７はプロクラム記憶用
のリードオンリメモリＲＯＭ部、８はローカルＲＡＭ部
、９はデュアルポート・ＲＡＭ部、１０はローカル・バ
ス、１１はプログラム・インループ検出用のウォッチ・
ドック・タイヤＷ Ｄ Ｔである検出回路、１２は検出
回路１１の異常検出に応答してＣＰＵ部４に異常割込を
かける割込制御部である。
があった。図において、１は共有バス、２及び３は共有
バス１を介して結合されるマイクロコンピュータΦユニ
ットでアル。マイクロコンピュータ・ユニット２．３に
おいて、４はコンピュータＣＰＵ部、５に共有バス１０
制御部、６は入出先制（財）部、７はプロクラム記憶用
のリードオンリメモリＲＯＭ部、８はローカルＲＡＭ部
、９はデュアルポート・ＲＡＭ部、１０はローカル・バ
ス、１１はプログラム・インループ検出用のウォッチ・
ドック・タイヤＷ Ｄ Ｔである検出回路、１２は検出
回路１１の異常検出に応答してＣＰＵ部４に異常割込を
かける割込制御部である。
次に動作について説明する。
先スマイクロコンピュータ・ユニット２及び３の動作開
始に伴ない、ＣＰＵ部４は８０Ｍ部７のプログラムに基
づき、命令の実行を開始する。８０Ｍ部７のプログラム
内容により、ＣＰＵ部４は検出回路１１に対しＷＤＴ検
出時限値を設定し検出動作を開始させる。次に８０Ｍ部
７のプログラム内容は、周期的に検出回路１１に対して
検出動作の初期化指示を発生するようプログラミングさ
れている場合に、伺らかの理由例えばプログラムネ良に
よシ、この周期的な初期化指示が発生せず、検出回路１
０に設定されている検出時限を経過したときは、検出回
路１１はこれに応答して割込側ｉｌ１部１２を介してＣ
ＰＵ部４に割込をかけ、８０Ｍ部７の異常検出処理プロ
グラムを起動させる。この異常検出処理プログラムの実
行によシ必侠に応じて制御部５及び共有バス１を通じて
他の、マイクロコンピュータ・ユニット３にその旨を通
知する。
始に伴ない、ＣＰＵ部４は８０Ｍ部７のプログラムに基
づき、命令の実行を開始する。８０Ｍ部７のプログラム
内容により、ＣＰＵ部４は検出回路１１に対しＷＤＴ検
出時限値を設定し検出動作を開始させる。次に８０Ｍ部
７のプログラム内容は、周期的に検出回路１１に対して
検出動作の初期化指示を発生するようプログラミングさ
れている場合に、伺らかの理由例えばプログラムネ良に
よシ、この周期的な初期化指示が発生せず、検出回路１
０に設定されている検出時限を経過したときは、検出回
路１１はこれに応答して割込側ｉｌ１部１２を介してＣ
ＰＵ部４に割込をかけ、８０Ｍ部７の異常検出処理プロ
グラムを起動させる。この異常検出処理プログラムの実
行によシ必侠に応じて制御部５及び共有バス１を通じて
他の、マイクロコンピュータ・ユニット３にその旨を通
知する。
従来の異常監視方法は、以上のように構成されておす、
マイクロコンピュータ・ユニット個々に検出回路を設け
ることが必要であり、また異常発生したマイクロコンピ
ュータ・ユニット内で異常検出後の処理プログラムを動
作させるので、異常発生要因によっては、正しく異常検
出後の処理がなされない場合も生じるので、共有バス結
合されている他の正常なマイクロコンピュータ・ユニッ
トに対しても悪影響を及ぼすなどの欠点があった。
マイクロコンピュータ・ユニット個々に検出回路を設け
ることが必要であり、また異常発生したマイクロコンピ
ュータ・ユニット内で異常検出後の処理プログラムを動
作させるので、異常発生要因によっては、正しく異常検
出後の処理がなされない場合も生じるので、共有バス結
合されている他の正常なマイクロコンピュータ・ユニッ
トに対しても悪影響を及ぼすなどの欠点があった。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、共有バス結合上の全てのマイク
ロコンピュータ・ユニットが相互にプログラム監視を行
なうことにより適切な異常検出処理ができ、更にマイク
ロコンピュータ・ユニット個々に異常検出回路を設ける
ことを不要とスルマルチコンピュータ・システムにおけ
る異常監視方法を提供することを目的としている。
ためになされたもので、共有バス結合上の全てのマイク
ロコンピュータ・ユニットが相互にプログラム監視を行
なうことにより適切な異常検出処理ができ、更にマイク
ロコンピュータ・ユニット個々に異常検出回路を設ける
ことを不要とスルマルチコンピュータ・システムにおけ
る異常監視方法を提供することを目的としている。
以下、この発明の一実施例を図について説明する。
第２図において、１は共有バス、２及び３はマイクロコ
ンピュータ・ユニット（ここでは説明を簡単にするため
、２台のみを示す）、４はＣＰＵ部、５は制御部、６は
入出力制御部、７はＲＯＭ部、８はローカルＲＡＭ部、
９はデュアルボー）ＲＡＭ部、１０はローカル・バスで
あり、第１図に示したものと同様のものである。１３は
８０Ｍ部７に設けられ、本方式を実現するプ゛ログラム
・インループ検出用プログラム、ＦＬはデュアルポート
ＲＡＭ部９に設けられ、プログラム１３で使用する監視
用フラグを示す。
ンピュータ・ユニット（ここでは説明を簡単にするため
、２台のみを示す）、４はＣＰＵ部、５は制御部、６は
入出力制御部、７はＲＯＭ部、８はローカルＲＡＭ部、
９はデュアルボー）ＲＡＭ部、１０はローカル・バスで
あり、第１図に示したものと同様のものである。１３は
８０Ｍ部７に設けられ、本方式を実現するプ゛ログラム
・インループ検出用プログラム、ＦＬはデュアルポート
ＲＡＭ部９に設けられ、プログラム１３で使用する監視
用フラグを示す。
デュアルボー）ＲＡＭ部９は、共有バス１を介して結合
される全てのマイクロコンピュータ・ユニット２．３か
らアクセス可能なメーモリである。
される全てのマイクロコンピュータ・ユニット２．３か
らアクセス可能なメーモリである。
マイクロコンピュータ・ユニット２，３は、それぞれプ
ログラム・インループ検出用プログラムの実行によシ監
視用フラグＰＬを操作することにより相互に相手側の異
常検出を行なう。
ログラム・インループ検出用プログラムの実行によシ監
視用フラグＰＬを操作することにより相互に相手側の異
常検出を行なう。
第４図はデュアルボー）ＲＡＭ部９における監視用フラ
グＰＬの配列を示す図である。監視用フラグＦＬ１、Ｆ
Ｌ２はマイクロコンピュータ・ユニット２．３に割付け
られ、監視用フラグＦＬ３は図示なしの第３のマイクロ
コンピュータ・ユニットに割付けられ、それぞれ１ビツ
トよりなる。
グＰＬの配列を示す図である。監視用フラグＦＬ１、Ｆ
Ｌ２はマイクロコンピュータ・ユニット２．３に割付け
られ、監視用フラグＦＬ３は図示なしの第３のマイクロ
コンピュータ・ユニットに割付けられ、それぞれ１ビツ
トよりなる。
各マイクロコンピュータ・ユニット２．３及び図示なし
の第３のマイクロコンピュータ・ユニットは、動作にお
いて自己に割付けられている各監視用フラグＦＬＩ、Ｆ
Ｌ２、Ｆ Ｌ ３を所定の周期例えば１秒周期でリセッ
トする。これに対し、例えばマイクロコンピュータ・ユ
ニット２のＣＰＵ部４ｔｉ、他のマイクロコンピュータ
・ユニット３の監視フラグＦＬ２、ＦＬ３を８秒周期で
リセットされているか否かを検定する。もし、リセット
されていればマイクロコンピュータ・ユニット３が正常
に動作していると判断し、次の監視のために監視フラグ
ＦＬ２をセットする。もし、監視フラグＦＬ２がリセッ
トされていなければマイクロコンピュータ・ユニット３
は異常であると判断し、異常処理を行なう。このような
動作を流れ図で示すと第３図のようになる。図中、ＭＣ
ＵＮＯはマイクロコンピュータ・ユニット２．３に与え
うしているプログラム上の番号、ＦＣＴはフラグカウン
タ、ＦＤＡＴＡはフラグカウンタ１” ＣＴにょシ読出
される監視用７ラグ１” Ｌである。
の第３のマイクロコンピュータ・ユニットは、動作にお
いて自己に割付けられている各監視用フラグＦＬＩ、Ｆ
Ｌ２、Ｆ Ｌ ３を所定の周期例えば１秒周期でリセッ
トする。これに対し、例えばマイクロコンピュータ・ユ
ニット２のＣＰＵ部４ｔｉ、他のマイクロコンピュータ
・ユニット３の監視フラグＦＬ２、ＦＬ３を８秒周期で
リセットされているか否かを検定する。もし、リセット
されていればマイクロコンピュータ・ユニット３が正常
に動作していると判断し、次の監視のために監視フラグ
ＦＬ２をセットする。もし、監視フラグＦＬ２がリセッ
トされていなければマイクロコンピュータ・ユニット３
は異常であると判断し、異常処理を行なう。このような
動作を流れ図で示すと第３図のようになる。図中、ＭＣ
ＵＮＯはマイクロコンピュータ・ユニット２．３に与え
うしているプログラム上の番号、ＦＣＴはフラグカウン
タ、ＦＤＡＴＡはフラグカウンタ１” ＣＴにょシ読出
される監視用７ラグ１” Ｌである。
なお、上記実施例では、監視用フラグを各マイクロコン
ピュータユニット内のデュアルポートＩ（ＡＭに設けた
が、マルチ・マイクロ・コンピュータ・システム内の記
憶装置であり、各マイクロコンピュータ・ユニットがア
クセス可能であれば、どこにあっても良い。また監視用
フラグの構造を変えても同様に実現することができる。
ピュータユニット内のデュアルポートＩ（ＡＭに設けた
が、マルチ・マイクロ・コンピュータ・システム内の記
憶装置であり、各マイクロコンピュータ・ユニットがア
クセス可能であれば、どこにあっても良い。また監視用
フラグの構造を変えても同様に実現することができる。
上記実施例ではプログラム・インループ検出を主体とし
たが、その他のマイクロコンピュータ・ユニットの異常
を検出するものであっても上記実施例と同様の効果を奏
する。
たが、その他のマイクロコンピュータ・ユニットの異常
を検出するものであっても上記実施例と同様の効果を奏
する。
以上のように、この発明によれば、各マイクロコンピュ
ータ・ユニット毎に異常検出回路を設けることが不要と
なり、壕だマルチ・マイクロコンピュータやシステム内
のマイクロコンピュータ・ユニットのうち、いずれか１
台が正常動作してぃればシステム内の異常を検出するこ
とが可能であり、よシ信頼性の高い異常監視を成すこと
ができ、また共有バスを介して外部からマイクロコンピ
ュータ・ユニットの異常監視を行なうために単純なプロ
グラムネ良によるイン・ループのみならず、共有バス制
（財）部の故障等による該マイクロコンピュータ・ユニ
ットの実質的々機能停止が発生した場合においても異常
検出が行なえるので、よシ広範な障害検出が行なえる効
果がある。
ータ・ユニット毎に異常検出回路を設けることが不要と
なり、壕だマルチ・マイクロコンピュータやシステム内
のマイクロコンピュータ・ユニットのうち、いずれか１
台が正常動作してぃればシステム内の異常を検出するこ
とが可能であり、よシ信頼性の高い異常監視を成すこと
ができ、また共有バスを介して外部からマイクロコンピ
ュータ・ユニットの異常監視を行なうために単純なプロ
グラムネ良によるイン・ループのみならず、共有バス制
（財）部の故障等による該マイクロコンピュータ・ユニ
ットの実質的々機能停止が発生した場合においても異常
検出が行なえるので、よシ広範な障害検出が行なえる効
果がある。
第１図は従来の異常監視方法によるマルチ・マイクロコ
ンピュータ・システムのブロック図、第２図はこの発明
の一実施例によるマルチ・マイクロコンピュータ・シス
テムめブロック図、 第３図は本発明を説明する異常検
出用プログラムの流れ図、第４図は第２図のデュアルボ
ー）ＲＡＭ部に設けられた監視用フラグめ配列図である
。 １・・・共有バス、２．３・・・マイクロコンピュータ
・ユニット、４・・・ＣＰＵ部、５・・・制御部、６・
・・入出力制御部、７・・・ＲＯＭ部、８・・・ローカ
ル・ＲＡＭ部。 ９・・・デュアルポート・ＲＡＭ部、１０・・・ローカ
ルバス、１１・・・検出回路、１２・・・割込制御部、
１３・・・プログラム、ＦＬＩ、ＦＬ２．ＦＬ３・・・
監視用フラグ。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭 ５８−２１９９１４号２、発
明の名称 、ヤチヨ、ビュー２．７７ケよ。 おける異常監視方法 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名 称
（６０１１）三菱電機株式会社代表者片山仁八部 ５、補正の対象 （１１明細書の発明の詳細な説明の欄 （２）図面の簡単な説明の欄 ６、補正の内容 明細書をつぎのとおり訂正する。
ンピュータ・システムのブロック図、第２図はこの発明
の一実施例によるマルチ・マイクロコンピュータ・シス
テムめブロック図、 第３図は本発明を説明する異常検
出用プログラムの流れ図、第４図は第２図のデュアルボ
ー）ＲＡＭ部に設けられた監視用フラグめ配列図である
。 １・・・共有バス、２．３・・・マイクロコンピュータ
・ユニット、４・・・ＣＰＵ部、５・・・制御部、６・
・・入出力制御部、７・・・ＲＯＭ部、８・・・ローカ
ル・ＲＡＭ部。 ９・・・デュアルポート・ＲＡＭ部、１０・・・ローカ
ルバス、１１・・・検出回路、１２・・・割込制御部、
１３・・・プログラム、ＦＬＩ、ＦＬ２．ＦＬ３・・・
監視用フラグ。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭 ５８−２１９９１４号２、発
明の名称 、ヤチヨ、ビュー２．７７ケよ。 おける異常監視方法 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名 称
（６０１１）三菱電機株式会社代表者片山仁八部 ５、補正の対象 （１１明細書の発明の詳細な説明の欄 （２）図面の簡単な説明の欄 ６、補正の内容 明細書をつぎのとおり訂正する。
Claims (1)
- メモリ及びそのメモリに記憶されたプログラムによシ動
作するコンピュータをそれぞれ備えた複数のコンピュー
タ・システムを共有バスによシ相互にアクセス可能に接
続すると共に、上記各メモリに各コンピュータ・システ
ムに対応させた監視フラグを設け、上記各コンピュータ
は当該メモリに設けられている他システムの上記監視フ
ラグを所定の第１周期で第１の論理状態に・設定し、か
つ所定の第２周期で他システムの上記メモリに設けられ
ている自己システムの上記監視フラグを第２の論理状態
に設定すると共に、上記他システムの上記監視フラグが
第１の論理状態に保持されているときは予め定められて
いる異常処理を実行するようにしたマルチコンピュータ
・システムにおける２界、堂動末Ｕホ体−
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58219914A JPS60112169A (ja) | 1983-11-22 | 1983-11-22 | マルチコンピユ−タ・システムにおける異常監視方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58219914A JPS60112169A (ja) | 1983-11-22 | 1983-11-22 | マルチコンピユ−タ・システムにおける異常監視方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60112169A true JPS60112169A (ja) | 1985-06-18 |
Family
ID=16742995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58219914A Pending JPS60112169A (ja) | 1983-11-22 | 1983-11-22 | マルチコンピユ−タ・システムにおける異常監視方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60112169A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63150741A (ja) * | 1986-12-16 | 1988-06-23 | Fujitsu Ltd | ホストコンピユ−タ間の監視方式 |
| US4807571A (en) * | 1985-07-22 | 1989-02-28 | Honda Giken Kogyo Kabushiki Kaisha | Exhaust timing control apparatus |
| US4903647A (en) * | 1985-07-22 | 1990-02-27 | Honda Giken Kogyo Kabushiki Kaisha | Exhaust timing control apparatus |
| JPH02111612A (ja) * | 1988-10-20 | 1990-04-24 | Sumitomo Electric Ind Ltd | 粒状ダイヤモンドの合成方法 |
| JPH05128080A (ja) * | 1991-10-14 | 1993-05-25 | Mitsubishi Electric Corp | 情報処理装置 |
-
1983
- 1983-11-22 JP JP58219914A patent/JPS60112169A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4807571A (en) * | 1985-07-22 | 1989-02-28 | Honda Giken Kogyo Kabushiki Kaisha | Exhaust timing control apparatus |
| US4903647A (en) * | 1985-07-22 | 1990-02-27 | Honda Giken Kogyo Kabushiki Kaisha | Exhaust timing control apparatus |
| JPS63150741A (ja) * | 1986-12-16 | 1988-06-23 | Fujitsu Ltd | ホストコンピユ−タ間の監視方式 |
| JPH02111612A (ja) * | 1988-10-20 | 1990-04-24 | Sumitomo Electric Ind Ltd | 粒状ダイヤモンドの合成方法 |
| JP2639505B2 (ja) * | 1988-10-20 | 1997-08-13 | 住友電気工業株式会社 | 粒状ダイヤモンドの合成方法 |
| JPH05128080A (ja) * | 1991-10-14 | 1993-05-25 | Mitsubishi Electric Corp | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60112169A (ja) | マルチコンピユ−タ・システムにおける異常監視方法 | |
| JPH10105422A (ja) | 保護装置の制御回路 | |
| JPH08287030A (ja) | 多重系計算機システムの自動再起動装置および方法 | |
| JPH03266131A (ja) | 多重化システムの無応答判定方式 | |
| JP2855633B2 (ja) | マルチプロセッサシステムにおけるデュアルポートメモリの故障診断装置 | |
| JPH0754947B2 (ja) | 予備系監視方式 | |
| JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
| JPH0477935A (ja) | 故障検出回路 | |
| JP2744113B2 (ja) | 計算機システム | |
| JPH11224102A (ja) | 二重化制御装置 | |
| JPS6033474Y2 (ja) | コンピュ−タ異常検出回路 | |
| JPH06139088A (ja) | ２重化プロセッサシステム | |
| JPS6132147A (ja) | コンピユ−タの異常検出方式 | |
| JPH04205162A (ja) | マルチプロセッサシステム | |
| JPH0564936U (ja) | コンピュータ監視処理装置 | |
| JPS60105054A (ja) | マイクロコンピユ−タの暴走防止装置 | |
| JPH0810439B2 (ja) | 電子制御装置のフェイルセーフ装置 | |
| JPS5916302B2 (ja) | チエツク装置 | |
| JPH0748198B2 (ja) | マルチプロセッサシステム | |
| JPS63163540A (ja) | マルチプロセツサシステム | |
| JPH0283677A (ja) | マイクロコンピュータ | |
| JPS626265B2 (ja) | ||
| JPS58161200A (ja) | Ｒｏｍテスタ組み込み装置 | |
| JPH0736549U (ja) | ディジタルリレーに使用するメモリチェック装置 | |
| JPH0227449A (ja) | ソフトウェア障害時の情報収集方式 |