JPS6010833A - フレ−ムパタ−ン検出回路 - Google Patents
フレ−ムパタ−ン検出回路Info
- Publication number
- JPS6010833A JPS6010833A JP58116916A JP11691683A JPS6010833A JP S6010833 A JPS6010833 A JP S6010833A JP 58116916 A JP58116916 A JP 58116916A JP 11691683 A JP11691683 A JP 11691683A JP S6010833 A JPS6010833 A JP S6010833A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- detection circuit
- circuit
- frame
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の属する分野）
本発明は伝送符号としてマンチェスタ符号を用いる場合
におけるフレーム同期のためノア Ｌ／ −ム・母ター
ン検出回路に関するものである。
におけるフレーム同期のためノア Ｌ／ −ム・母ター
ン検出回路に関するものである。
（従来の技術）
マンチェスタ符号は第１図に示すように、ｌタイムスロ
ットを時間的に前半と後半に分割し、その前半と後半と
を異なる２つのレベルＬ（ローレベル）トＩＦ（（ハイ
レベル）テ表わシ、例えハ、１ビツトのパＯ″′を“Ｌ
、Ｈ″′の組合わせで表わし、１ビツトの′１″を’Ｈ
，Ｌ″′の組合わせで（または、この逆でもよい。）表
わすものであって、比較的簡狛な構成で直流平衡をとる
ことができるため広く用いられておシ、ディジタル総合
サービス網の宅内伝送系における伝送信号用として用い
られようとしているものである。マンチェスタ符号にお
いては、” Ｌ 、 Ｌ ”または” Ｈ、Ｈ”はノぐ
イオレーションと呼ばれ、” Ｏ” 、 ” １ ’以
外の特別の状態を表していて、これを用いてフレーム同
期をとることが一般に行われている。第１図においてｖ
はバイオレーションを示している。
ットを時間的に前半と後半に分割し、その前半と後半と
を異なる２つのレベルＬ（ローレベル）トＩＦ（（ハイ
レベル）テ表わシ、例えハ、１ビツトのパＯ″′を“Ｌ
、Ｈ″′の組合わせで表わし、１ビツトの′１″を’Ｈ
，Ｌ″′の組合わせで（または、この逆でもよい。）表
わすものであって、比較的簡狛な構成で直流平衡をとる
ことができるため広く用いられておシ、ディジタル総合
サービス網の宅内伝送系における伝送信号用として用い
られようとしているものである。マンチェスタ符号にお
いては、” Ｌ 、 Ｌ ”または” Ｈ、Ｈ”はノぐ
イオレーションと呼ばれ、” Ｏ” 、 ” １ ’以
外の特別の状態を表していて、これを用いてフレーム同
期をとることが一般に行われている。第１図においてｖ
はバイオレーションを示している。
このようなマンチェスタ符号を用いた伝送系におけるフ
レーム同期のためフレームパターンとしては、原理的に
は前述のように１タイムスロット（以下ＩＴＳと略す）
のバイオレーションを用いればよい。しかしながらＩＴ
Ｓの・ぐイオレーションを挿入することは、伝送信号が
直流成分を持つことになって伝送特性上好ましくない。
レーム同期のためフレームパターンとしては、原理的に
は前述のように１タイムスロット（以下ＩＴＳと略す）
のバイオレーションを用いればよい。しかしながらＩＴ
Ｓの・ぐイオレーションを挿入することは、伝送信号が
直流成分を持つことになって伝送特性上好ましくない。
そこで連続する２ＴＳのバイオレーションをフレーム同
期・ぐターンとして用いることによって、直流成分の平
衡をとるようにすることが考えられる。
期・ぐターンとして用いることによって、直流成分の平
衡をとるようにすることが考えられる。
第２図は２タイムスロツトからなるフレームパターンの
挿入を示す説明図で、極性の異なる・ぐイオレーション
をそれぞれＩＴＳずつ連続させてフレーム同期・やター
ンとして挿入することによって、直流成分の平衡をとっ
た場合を例示している。第２図においてＦはフレームパ
ターンを示し、フレームパターン位置の直前のタイムス
ロットが′°１″′の場合はフレームパターンとして”
Ｌ 、 Ｌ″′と” Ｈ、Ｈ”を連続させて挿入し、
直前のタイムスロットが“０″の場合は°’ Ｈ、Ｈ”
と°’ Ｌ 、 Ｌ ”を連続させて挿入している。
挿入を示す説明図で、極性の異なる・ぐイオレーション
をそれぞれＩＴＳずつ連続させてフレーム同期・やター
ンとして挿入することによって、直流成分の平衡をとっ
た場合を例示している。第２図においてＦはフレームパ
ターンを示し、フレームパターン位置の直前のタイムス
ロットが′°１″′の場合はフレームパターンとして”
Ｌ 、 Ｌ″′と” Ｈ、Ｈ”を連続させて挿入し、
直前のタイムスロットが“０″の場合は°’ Ｈ、Ｈ”
と°’ Ｌ 、 Ｌ ”を連続させて挿入している。
第３図は伝送系の受信回路において、このようす２ Ｔ
Ｓ連１３のバイオレーションをフレーム同期・ぐター
ンとして含む伝送符号系列から、フレーム・ぐターンを
検出するだめの従来のフレームパターン検出回路の構成
を示している。同図において、１はシフトレジスタ、２
．３．４はインバータ、５はアンドダート、６．７はイ
ンバータ、８はアンドゲート、９はオアゲート、１０は
インバータ、１１はフリップフロップである。
Ｓ連１３のバイオレーションをフレーム同期・ぐター
ンとして含む伝送符号系列から、フレーム・ぐターンを
検出するだめの従来のフレームパターン検出回路の構成
を示している。同図において、１はシフトレジスタ、２
．３．４はインバータ、５はアンドダート、６．７はイ
ンバータ、８はアンドゲート、９はオアゲート、１０は
インバータ、１１はフリップフロップである。
また第４図は第３図の回路におけるフレームパターン検
出時の動作タイムチャートを示したものであって、■は
入力データを示し、Ｆ、Ｆは異な する符号の２ＴＳの
・ぐイオレーション符号の連続からなるフレーム／Ｎ６
ターンを示している。また■はＩ Ｔ Ｓの１／２の周
期のクロック、■は検出・４）レスを示し、これら各信
号は同じ番号によって第３図中においても対応する位置
に示されている。
出時の動作タイムチャートを示したものであって、■は
入力データを示し、Ｆ、Ｆは異な する符号の２ＴＳの
・ぐイオレーション符号の連続からなるフレーム／Ｎ６
ターンを示している。また■はＩ Ｔ Ｓの１／２の周
期のクロック、■は検出・４）レスを示し、これら各信
号は同じ番号によって第３図中においても対応する位置
に示されている。
第３図において、入力データはクロックに応じてシフト
レジスタ１に読込まれ、５ビツトの並列信号として出力
される。シフトレジスタ１の出力のうち第１ないし第３
ビツトはそれぞれイン／６−タ２，３．４によって反転
して、第４．第５ビツトはそのままアンドゲート５に入
力され、従ってアンドゲート５は入力データが” Ｌ
、 Ｌ 、 Ｌ 、 Ｈ。
レジスタ１に読込まれ、５ビツトの並列信号として出力
される。シフトレジスタ１の出力のうち第１ないし第３
ビツトはそれぞれイン／６−タ２，３．４によって反転
して、第４．第５ビツトはそのままアンドゲート５に入
力され、従ってアンドゲート５は入力データが” Ｌ
、 Ｌ 、 Ｌ 、 Ｈ。
Ｈ”の・ぐターンを有するとき・ぐレスを発生する。
このパルスはオアゲート９を経てフリップフロップ１１
に入力され、イン／６−タ１０を経て加えられたクロッ
クによってフリップフロップ１１に読込まれて検出パル
スを発生する。第４図■においてＡはこのようにして発
生したフレームノやターン検出ｉ４ルスを示している。
に入力され、イン／６−タ１０を経て加えられたクロッ
クによってフリップフロップ１１に読込まれて検出パル
スを発生する。第４図■においてＡはこのようにして発
生したフレームノやターン検出ｉ４ルスを示している。
またシフトレジスタ１の出力のうち第１．第２．第３ビ
ツトはそのまま、第４．第５ビツトはそれぞれイン／６
−タ６，７を経て反転されてアンドグ９−ト８に入力さ
れ、従ってアンｌ−＋ダート８は入力データが”’Ｈ，
Ｈ，Ｈ。
ツトはそのまま、第４．第５ビツトはそれぞれイン／６
−タ６，７を経て反転されてアンドグ９−ト８に入力さ
れ、従ってアンｌ−＋ダート８は入力データが”’Ｈ，
Ｈ，Ｈ。
Ｌ 、 Ｌ ”のパターンを有するときパルスを発生し
、これによって同様にしてフリップフロップ１１から検
出・やレスを発生する。第４図■においてＣはこのよう
にして発生したフレームパターン検出・ぐレスを示して
いる。
、これによって同様にしてフリップフロップ１１から検
出・やレスを発生する。第４図■においてＣはこのよう
にして発生したフレームパターン検出・ぐレスを示して
いる。
しかしながら第３図の検出回路においては、２ＴＳから
なるフレームパターンのうち後のタイムスロットが”
Ｈ、Ｈ”であってその後に°”１″が連続する場合、お
よび後のタイムスロットがＬ。
なるフレームパターンのうち後のタイムスロットが”
Ｈ、Ｈ”であってその後に°”１″が連続する場合、お
よび後のタイムスロットがＬ。
Ｌ Ｊｌであってその後に” ｏ ”が連続する場合は
、検出回路が動作して・９ル玄を発生する。第４図にお
いてＢおよびＤはそれぞれこのようにして発生した擬似
・ぐターン検出・ぐレスを示している。
、検出回路が動作して・９ル玄を発生する。第４図にお
いてＢおよびＤはそれぞれこのようにして発生した擬似
・ぐターン検出・ぐレスを示している。
このように第３図に示された従来のフレームパターン検
出回路においては、フレームパターンの直後のノｅター
ンによっては擬似フレーム／４’ターンを検出して擬似
パターン検出ノクルスを発生する。
出回路においては、フレームパターンの直後のノｅター
ンによっては擬似フレーム／４’ターンを検出して擬似
パターン検出ノクルスを発生する。
系が同期外れを生じると再同期のため、フレーム長を計
数するカウンタに対するクロックの供給を一時的に止め
て、カウンタにおける計数周期と受信信号との同期をと
るハンチング動作を開始するが、ハンチングを開始時最
初に発生した検出・ぞルスがたまたま第４図■Ｂに示す
ような擬似・母ターン検出ノＺルスであって、かつそれ
以後のフレームパターン直後にも擬似・やターン検出・
やルスがある回数すなわち同期確立を確認して以後ノ・
ンチングを停止する後方保護段数以上の回数続くような
場合、真のフレームパターン位置でない位置であたかも
フレーム同期がとれたような状態（擬似同期状態）に陥
ってしまう可能性がある。
数するカウンタに対するクロックの供給を一時的に止め
て、カウンタにおける計数周期と受信信号との同期をと
るハンチング動作を開始するが、ハンチングを開始時最
初に発生した検出・ぞルスがたまたま第４図■Ｂに示す
ような擬似・母ターン検出ノＺルスであって、かつそれ
以後のフレームパターン直後にも擬似・やターン検出・
やルスがある回数すなわち同期確立を確認して以後ノ・
ンチングを停止する後方保護段数以上の回数続くような
場合、真のフレームパターン位置でない位置であたかも
フレーム同期がとれたような状態（擬似同期状態）に陥
ってしまう可能性がある。
（発明の目的）
本発明はこのような従来技術の間層点を解決しようとす
るものであって、その目的は、伝送符号としてマンチェ
スタ符号を用いる伝送系において、連続した符号の異な
る２ＴＳのバイオレーション符号をフレーム同期パター
ンとして使用する場合のフレームパターン検出回路で、
フレームパターンの直後の・ぐターンの如何に拘；ｂら
ず擬似・ぐターン検出を行う恐れがないフレームパター
ン検出回路を提供することにある。
るものであって、その目的は、伝送符号としてマンチェ
スタ符号を用いる伝送系において、連続した符号の異な
る２ＴＳのバイオレーション符号をフレーム同期パター
ンとして使用する場合のフレームパターン検出回路で、
フレームパターンの直後の・ぐターンの如何に拘；ｂら
ず擬似・ぐターン検出を行う恐れがないフレームパター
ン検出回路を提供することにある。
（発明の構成および作用）
本発明のフレームパターン検出回路は、従来の検出回路
において擬似パターン検出パルスを発生する擬似・ぐタ
ーンは、必ず真のフレーム・やターンの直後に発生する
ことに着目して、真のフレームパターン検出ノ４ルスの
発生後一定時間検出回路の出力を禁止するようにして、
擬似パターン検出・母ルスの発生を防止するようにした
ものである。
において擬似パターン検出パルスを発生する擬似・ぐタ
ーンは、必ず真のフレーム・やターンの直後に発生する
ことに着目して、真のフレームパターン検出ノ４ルスの
発生後一定時間検出回路の出力を禁止するようにして、
擬似パターン検出・母ルスの発生を防止するようにした
ものである。
第５図は本発明のフレームパターン検出回路の一実施例
の構成を示している。同図において、第３図におけると
同じ部分は同じ番号で示されておシ、それらの動作も第
３図の場合と異ならない。
の構成を示している。同図において、第３図におけると
同じ部分は同じ番号で示されておシ、それらの動作も第
３図の場合と異ならない。
１２は微分回路、１３は単安定マルチ・ぐイブレータ（
以下モノマルチと略す）、１４は禁止ケ゛−１・である
。
以下モノマルチと略す）、１４は禁止ケ゛−１・である
。
また第６図は第５図の回路におけるフレーム・ぐターン
検出時の動作タイムチャートを示したもの １であシ、
■は入力データであって、Ｆ、Ｆは第４図の場合と同様
に異なる符号の２ＴＳのバイオレーション符号の連続か
らなるフレームパターンを示している。■はＩＴＳの１
７２の周期のクロック、■はフリップフロップ１１の出
力、■は微分回路１２の微分パルス出力、■はモノマル
チ１３の発生する一定時間ｔのパルス、■は禁止ゲート
１４の出力すなわちフレームパターン検出ノｅルスを示
し、これら■〜■の各信号は同じ番号によって第３図中
においても対応する位置に示されている。
検出時の動作タイムチャートを示したもの １であシ、
■は入力データであって、Ｆ、Ｆは第４図の場合と同様
に異なる符号の２ＴＳのバイオレーション符号の連続か
らなるフレームパターンを示している。■はＩＴＳの１
７２の周期のクロック、■はフリップフロップ１１の出
力、■は微分回路１２の微分パルス出力、■はモノマル
チ１３の発生する一定時間ｔのパルス、■は禁止ゲート
１４の出力すなわちフレームパターン検出ノｅルスを示
し、これら■〜■の各信号は同じ番号によって第３図中
においても対応する位置に示されている。
第５図の回路において、フリップフロップ１１は前述の
ように入力データが°’Ｌ、Ｌ、Ｌ、Ｈ。
ように入力データが°’Ｌ、Ｌ、Ｌ、Ｈ。
Ｈ”のパターンを有するとき、および入力データが°’
Ｈ，）（、Ｈ，Ｌ、Ｌ″′の）ぐターンを有するとき、
・母ルスを発生する。第６図■においてＡ、Ｂはこのよ
うにして発生したパルスを示し、Ａは真のフレームパタ
ーンに対応し、Ｂは擬似パターンに対応している。微分
回路１２はフリップフロップ１１の出力・ぐルスの立ち
下がシ点を微分して細いパルスを発生する。第６図■に
おいてａ、ｂはそれぞれパルスＡ、Ｂに対応して発生し
た微分パルスである。モノマルチ１３は微分回路１２の
微分・ぐルスを受けたとき、第６図■に示すように一定
時間ｔのノ４ルスを発生する。モノマルチ１３の出力・
ぐルスは禁止ｒ−）１４の禁止入力として加エラれて、
フリップフロップ１１の出力パルスを禁止する。
Ｈ，）（、Ｈ，Ｌ、Ｌ″′の）ぐターンを有するとき、
・母ルスを発生する。第６図■においてＡ、Ｂはこのよ
うにして発生したパルスを示し、Ａは真のフレームパタ
ーンに対応し、Ｂは擬似パターンに対応している。微分
回路１２はフリップフロップ１１の出力・ぐルスの立ち
下がシ点を微分して細いパルスを発生する。第６図■に
おいてａ、ｂはそれぞれパルスＡ、Ｂに対応して発生し
た微分パルスである。モノマルチ１３は微分回路１２の
微分・ぐルスを受けたとき、第６図■に示すように一定
時間ｔのノ４ルスを発生する。モノマルチ１３の出力・
ぐルスは禁止ｒ−）１４の禁止入力として加エラれて、
フリップフロップ１１の出力パルスを禁止する。
従って第６図■に示す入力データ中のフレームパターン
Ｆ、Ｆによって発生したパルスＡに対しては禁止ｒ−）
１３は禁止されず、パルスＡはフレームノやターン検出
パルスとして出力される。一方、モノマルチ１３におけ
る・ぐルスの出力時間ｔを約２ＴＳ分とすれば、パルス
Ｂに対しては禁止ダート１４は禁止状態にあって、パル
スＢは出力されない。このようにして第５図に示す回路
構成によって擬似パターン検出・ぐルスを阻止して真の
フレーム・母ターン検出・ぐルスだけを出力することが
できる。
Ｆ、Ｆによって発生したパルスＡに対しては禁止ｒ−）
１３は禁止されず、パルスＡはフレームノやターン検出
パルスとして出力される。一方、モノマルチ１３におけ
る・ぐルスの出力時間ｔを約２ＴＳ分とすれば、パルス
Ｂに対しては禁止ダート１４は禁止状態にあって、パル
スＢは出力されない。このようにして第５図に示す回路
構成によって擬似パターン検出・ぐルスを阻止して真の
フレーム・母ターン検出・ぐルスだけを出力することが
できる。
本発明の検出回路と第３図に示された従来の検出回路と
を比較すると、最初に発生した検出・やルスが例えば第
４図に示されたＢであった場合、従来の検出回路では次
のフレーム・ぐターン位置における・ぐルスＤが現れる
ことによって擬似同期に陥るおそれがあるが、本発明の
検出回路では・母ルスＤは発生しないため、擬似同期に
陥ることはない。
を比較すると、最初に発生した検出・やルスが例えば第
４図に示されたＢであった場合、従来の検出回路では次
のフレーム・ぐターン位置における・ぐルスＤが現れる
ことによって擬似同期に陥るおそれがあるが、本発明の
検出回路では・母ルスＤは発生しないため、擬似同期に
陥ることはない。
なお上述の説明ではモノマルチ１３の出力パルス幅を約
２ＴＳ分としたが、これに限るものではなく、・ぐルス
幅ハ１゜５ＴＳ以上、フレーム周期−２ＴＳ以下であれ
ばよいことは明らかである。
２ＴＳ分としたが、これに限るものではなく、・ぐルス
幅ハ１゜５ＴＳ以上、フレーム周期−２ＴＳ以下であれ
ばよいことは明らかである。
（効果）
以上説明したように本発明の７レ一ムノｅターン検出回
路においては、伝送符号としてマンチェスタ符号を用い
、フレーム同期・ぐターンとして異なる符号の連続する
２ＴＳのバイオレーション符号を用いる伝送系の受信回
路の同期・母ターン検出回路において、ツクターン一致
検出回路の出力パルスの立ち下がりを検出する微分回路
と、微分回路の出力微分・ぐルスによってトリガされて
一定時間幅の出力ノクルスを発生するモノマルチと、モ
ノマルチの出力パルスによってパターン一致検出回路の
出力を禁止する禁止ダートとを設けたので、フレームパ
ターンとその直後のパターンとの組合せによって発生す
る擬似・ぐターンによって検出パルスを発生することが
なく、従って擬似・やターン検出パルスによる擬似同期
の発生を防止することができる。
路においては、伝送符号としてマンチェスタ符号を用い
、フレーム同期・ぐターンとして異なる符号の連続する
２ＴＳのバイオレーション符号を用いる伝送系の受信回
路の同期・母ターン検出回路において、ツクターン一致
検出回路の出力パルスの立ち下がりを検出する微分回路
と、微分回路の出力微分・ぐルスによってトリガされて
一定時間幅の出力ノクルスを発生するモノマルチと、モ
ノマルチの出力パルスによってパターン一致検出回路の
出力を禁止する禁止ダートとを設けたので、フレームパ
ターンとその直後のパターンとの組合せによって発生す
る擬似・ぐターンによって検出パルスを発生することが
なく、従って擬似・やターン検出パルスによる擬似同期
の発生を防止することができる。
第１図はマンチェスタ符号の構成を示す説明図、第２図
は２タイムスロツトからなるフレーム・ぐターンの挿入
を示す説明図、第３図は従来のフレーム・母ターン検出
回路の構成を示すブロック図、第４図は第３図に示す従
来のフレーム・母ターン検出回路における動作を説明す
るタイムチャート、第５図は本発明のフレーム・ぐター
ン検出回路の一実施例構成を示すブロック図、第６図は
第５図に示された本発明のフレームパターン検出回路の
動作を説明するタイムチャートである。 １・・・シフトレジスタ、２，３．４川インバータ、５
・・・アンドグー）１．６．７・・・インバータ、８・
・・ア １ンドグート、９・・・オアダート、１ｏ・・
インバータ、１１・・・フリップフロップ、１２・・・
微分回路、１３・・・単安定マルチバイブレータ、１４
・・・禁止ケゞ−ト。 特許出願人 日本電信電話公社
は２タイムスロツトからなるフレーム・ぐターンの挿入
を示す説明図、第３図は従来のフレーム・母ターン検出
回路の構成を示すブロック図、第４図は第３図に示す従
来のフレーム・母ターン検出回路における動作を説明す
るタイムチャート、第５図は本発明のフレーム・ぐター
ン検出回路の一実施例構成を示すブロック図、第６図は
第５図に示された本発明のフレームパターン検出回路の
動作を説明するタイムチャートである。 １・・・シフトレジスタ、２，３．４川インバータ、５
・・・アンドグー）１．６．７・・・インバータ、８・
・・ア １ンドグート、９・・・オアダート、１ｏ・・
インバータ、１１・・・フリップフロップ、１２・・・
微分回路、１３・・・単安定マルチバイブレータ、１４
・・・禁止ケゞ−ト。 特許出願人 日本電信電話公社
Claims (1)
- １タイムスロツトを時間的に前半と後半に分割し、その
前半と後半を異なるレベルで組み合わせることによって
２値の符号を表すマンチェスタ符号を伝送用符号として
用い、１タイムスロツトにおける前半と後半とを同じレ
ベルに設定して組み合わせるバイオレーション符号の、
異なる極性の２ビット連続符号をフレーム同期ノ４ター
ンとして用いる伝送系のフレーム同期パターン検出回路
において、伝送信号における同期パターンを示す所定の
レベルの組合せを検出するパターン一致検出回路と、そ
のパターン一致検出回路の出力の変化点を検出して・や
ルスを発生する微分回路と、その微分回路の出力・ぐル
スによってトリガされて一定時間幅の・ぞルスを発生す
る単安定マルチバイブレータと、その単安定マルチノぐ
イブレータの出力パルスを受けたときに前記・ぐターン
一致検出回路の出力パルスを受けた場合、その・やター
ン一致検出回路の出力パルスを禁止する禁止ダートを具
えたことを特徴とするフレームパターン検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58116916A JPS6010833A (ja) | 1983-06-30 | 1983-06-30 | フレ−ムパタ−ン検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58116916A JPS6010833A (ja) | 1983-06-30 | 1983-06-30 | フレ−ムパタ−ン検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6010833A true JPS6010833A (ja) | 1985-01-21 |
Family
ID=14698832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58116916A Pending JPS6010833A (ja) | 1983-06-30 | 1983-06-30 | フレ−ムパタ−ン検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010833A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6343441A (ja) * | 1986-08-11 | 1988-02-24 | Nec Corp | 補助信号伝送方式 |
| JPS63296425A (ja) * | 1986-10-15 | 1988-12-02 | Yokogawa Hewlett Packard Ltd | 通信方法及び符号化装置 |
| JPH04316235A (ja) * | 1991-04-16 | 1992-11-06 | Matsushita Electric Ind Co Ltd | 通信装置 |
| US5831434A (en) * | 1993-06-30 | 1998-11-03 | Shigemi Co. Ltd. | Sample tube for nuclear magnetic resonance apparatus |
| US6393082B1 (en) | 1997-11-06 | 2002-05-21 | Nec Corporation | Signal synchronism detecting circuit |
-
1983
- 1983-06-30 JP JP58116916A patent/JPS6010833A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6343441A (ja) * | 1986-08-11 | 1988-02-24 | Nec Corp | 補助信号伝送方式 |
| JPS63296425A (ja) * | 1986-10-15 | 1988-12-02 | Yokogawa Hewlett Packard Ltd | 通信方法及び符号化装置 |
| JPH04316235A (ja) * | 1991-04-16 | 1992-11-06 | Matsushita Electric Ind Co Ltd | 通信装置 |
| US5831434A (en) * | 1993-06-30 | 1998-11-03 | Shigemi Co. Ltd. | Sample tube for nuclear magnetic resonance apparatus |
| US6393082B1 (en) | 1997-11-06 | 2002-05-21 | Nec Corporation | Signal synchronism detecting circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0096854B1 (en) | Framing system | |
| US4763341A (en) | Digital timing using a state machine | |
| CA1212723A (en) | System for transmitting digital information signals | |
| JPS6010833A (ja) | フレ−ムパタ−ン検出回路 | |
| JP2625249B2 (ja) | フレーム検出回路 | |
| JP3281724B2 (ja) | バイフエ−ズ信号のペア判定回路 | |
| JP3164904B2 (ja) | 入力信号断検出方式 | |
| US5832033A (en) | Clock disturbance detection based on ratio of main clock and subclock periods | |
| JP2538762B2 (ja) | クロック断検出回路 | |
| JPS63312754A (ja) | エラ−発生回路 | |
| JP2666690B2 (ja) | 調歩同期データ伝送方法及び装置 | |
| JPS58215842A (ja) | ハンチング加速形フレ−ム同期方式 | |
| SU1282349A1 (ru) | Приемник биимпульсного сигнала | |
| JP2762855B2 (ja) | フレーム同期保護回路 | |
| JPS59230344A (ja) | フレ−ム同期回路 | |
| JPS60217561A (ja) | 信号処理装置 | |
| JPS61219235A (ja) | ユニ−クワ−ド検出回路 | |
| JPH08139711A (ja) | 非同期データの受信回路 | |
| JPS61248672A (ja) | 外部同期信号ノイズゲ−ト機能付き外部同期型同期信号発生回路 | |
| JPS62151030A (ja) | フレ−ム同期回路 | |
| JPS6228620B2 (ja) | ||
| JPH0568030A (ja) | 同期回路 | |
| JPH06326700A (ja) | 同期信号処理回路 | |
| JPH06152582A (ja) | 同期保護回路 | |
| JPH02113739A (ja) | 同期パターン不一致検出装置 |