JPS60107136A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS60107136A JPS60107136A JP21453083A JP21453083A JPS60107136A JP S60107136 A JPS60107136 A JP S60107136A JP 21453083 A JP21453083 A JP 21453083A JP 21453083 A JP21453083 A JP 21453083A JP S60107136 A JPS60107136 A JP S60107136A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- macroinstruction
- register
- execution
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は情報処理装置に関する。
マクロ酷令汀一連のマイクロ命令の実行ケ指定する命令
であり、プログラミング全簡単にするため、一連の命令
全反復利用することを目的とじたものでエフ簡単なプロ
グラミング全めざ丁上で効果的なマクロ命令というもの
が望まれている。ここでいうマクロ命令とげマイクロ命
令の開始アドレスの情報?持ちその開始アドレスからマ
イクロ命令の天性終了を示す命令(以降、こflをマイ
クロエンド命令という)までの一連のマイクロ命令の実
行を指示する命令を意味する。このマクロ命令全実行す
る情報処理装置a第1図に示す工うなハードウェア構成
にエリ実現される。以下第1図?参照しながら動作を簡
単に説明する。第1図においてlaマクロ命令1(、O
M、2汀マクロ命令ROMrのインストラクションレジ
スタ、3aマイクロ命令R,OM、4rXマイクロ命令
R(JM3のインストラクションレジスタ、5,6H前
記2つのROMI、3のアドレス指定手段となるグログ
ラムカウンタである。この構IE/Cおいてひとつのマ
クロ命令の実行全開始し、終了するためにに以下に示す
勤f’l”k行う必要がある。
であり、プログラミング全簡単にするため、一連の命令
全反復利用することを目的とじたものでエフ簡単なプロ
グラミング全めざ丁上で効果的なマクロ命令というもの
が望まれている。ここでいうマクロ命令とげマイクロ命
令の開始アドレスの情報?持ちその開始アドレスからマ
イクロ命令の天性終了を示す命令(以降、こflをマイ
クロエンド命令という)までの一連のマイクロ命令の実
行を指示する命令を意味する。このマクロ命令全実行す
る情報処理装置a第1図に示す工うなハードウェア構成
にエリ実現される。以下第1図?参照しながら動作を簡
単に説明する。第1図においてlaマクロ命令1(、O
M、2汀マクロ命令ROMrのインストラクションレジ
スタ、3aマイクロ命令R,OM、4rXマイクロ命令
R(JM3のインストラクションレジスタ、5,6H前
記2つのROMI、3のアドレス指定手段となるグログ
ラムカウンタである。この構IE/Cおいてひとつのマ
クロ命令の実行全開始し、終了するためにに以下に示す
勤f’l”k行う必要がある。
D マクロ薄命RUM lのプログラムカウンタ5で指
定されるマクロ命令を読み出し、インストラクションレ
ジスタ2へそれ?格納する。
定されるマクロ命令を読み出し、インストラクションレ
ジスタ2へそれ?格納する。
H) インストラクションレジスタ2Ejv示されるマ
イクロ命令ROMの開始アドレスをプログラムカウンタ
6へ転送する0 ■)マイクロ命令)(,0M3のプログラムカウンタ6
で指定されるマイクロ命令を読み出し、インストラクシ
ョンレジスタ4へ格納し、プログラムカウンタ6?1だ
け増加させ6゜ ■)前記■p処処理ケイスストラクションレジスタ4V
cマイクロエンド命令格納されるまで繰り返す。
イクロ命令ROMの開始アドレスをプログラムカウンタ
6へ転送する0 ■)マイクロ命令)(,0M3のプログラムカウンタ6
で指定されるマイクロ命令を読み出し、インストラクシ
ョンレジスタ4へ格納し、プログラムカウンタ6?1だ
け増加させ6゜ ■)前記■p処処理ケイスストラクションレジスタ4V
cマイクロエンド命令格納されるまで繰り返す。
■)プログラムカウンタ5’tlだけ増加させる。
上記一連の動作(I)〜(VH−行うことlc工り、ひ
とつのマクロ命令の実行が終了する。fなわち従来のマ
クロ命令ぼ前記マクロ命令が示すマイクロ命令ROMの
開始アドレスからマイクロエンド命令のあるアドレスま
での一連のマイクロ命令の実行全指定す6ものである。
とつのマクロ命令の実行が終了する。fなわち従来のマ
クロ命令ぼ前記マクロ命令が示すマイクロ命令ROMの
開始アドレスからマイクロエンド命令のあるアドレスま
での一連のマイクロ命令の実行全指定す6ものである。
この工うl従来の方法では、マイクロ命令ROMrおけ
るマイクロエンド命令以降のマイクロ命令をも続けて実
行させたい場合、マクロ命令會少なくとも2つ以上必要
とし、またマイクロエンド命令以前にマイクロ命令の実
行を終了させたい場合、前記マイクロ命令R(JM内の
その位置F*たにマクロエンド命令を豊き加える必要か
あ/)Oこわらの処理にソフトウェアの負担が非常に重
く、また時間もかかるという欠点かあ/)。
るマイクロエンド命令以降のマイクロ命令をも続けて実
行させたい場合、マクロ命令會少なくとも2つ以上必要
とし、またマイクロエンド命令以前にマイクロ命令の実
行を終了させたい場合、前記マイクロ命令R(JM内の
その位置F*たにマクロエンド命令を豊き加える必要か
あ/)Oこわらの処理にソフトウェアの負担が非常に重
く、また時間もかかるという欠点かあ/)。
本発明の目的汀従米用いられていたマイクロ命令記憶手
段にあるマイクロエンド命令を不要とし、マクロ命令に
相当する一連のマイクロ命令の範囲を任意に設定するこ
と?可能とする情報処理装置を提供することである。
段にあるマイクロエンド命令を不要とし、マクロ命令に
相当する一連のマイクロ命令の範囲を任意に設定するこ
と?可能とする情報処理装置を提供することである。
本発明げマイクロ命令を格納するマイクロ命令記憶手段
と、前記マイクロ命令記憶手段の実行開始アドレスと実
行終了アドレス回路すための情報?少なくとも持つマク
ロ命令を格納するマクロ命令記憶手段と、前記マクロ命
令記憶手段工V読み出されたマクロ砧令?人カし、実行
Tべきマイクロ命令全制御する制御手段とから構成され
る。
と、前記マイクロ命令記憶手段の実行開始アドレスと実
行終了アドレス回路すための情報?少なくとも持つマク
ロ命令を格納するマクロ命令記憶手段と、前記マクロ命
令記憶手段工V読み出されたマクロ砧令?人カし、実行
Tべきマイクロ命令全制御する制御手段とから構成され
る。
本発明の特徴aマクロ命令がマイクロ命令記憶手段の実
行開始アドレスと実行終了アドレスを示すための情報を
持ち、前記マイクロ命令記憶手段からマイクロエンド命
令全不要としたことにある。
行開始アドレスと実行終了アドレスを示すための情報を
持ち、前記マイクロ命令記憶手段からマイクロエンド命
令全不要としたことにある。
本発明によりばひとつのマクロ命令に相当する一連のマ
イクロ命令の範囲全マイクロエンド命令で決定するので
になく、他の記憶手段九セットされているマクロ命令に
エリ指定するもので、実行すべきマイクロプログラムの
実行範囲全任意の範囲にとることができるoTなわち従
来技術でにマクロ命令を複数個実行することから得らf
″Lる一連のマイクロ命令群を本発明によりひとつのマ
クロ命令で実行可能とし、着た従来技術におけるマイク
ロエンド命令までの一連のマイクロ命令群の一部分をマ
イクロ命令群とするマクロ命令を本発明で汀簡単に実現
できるという効果が得られる。とくにマイクロプログラ
ムげ処理の細かい実行ステップをソフトウェアによらず
マシン内でハードウェア的に規定すること?目的として
考えられたものであったため、処理の基本となる実行開
始と終了の制御aマイクロ命令で行なうことを前提とじ
ていたが、本発明汀この約束ケあえて破ったもので、実
行終了の制御?マイクロ命令に工らずマクロ命令で規定
したPiJrに新規性がある。
イクロ命令の範囲全マイクロエンド命令で決定するので
になく、他の記憶手段九セットされているマクロ命令に
エリ指定するもので、実行すべきマイクロプログラムの
実行範囲全任意の範囲にとることができるoTなわち従
来技術でにマクロ命令を複数個実行することから得らf
″Lる一連のマイクロ命令群を本発明によりひとつのマ
クロ命令で実行可能とし、着た従来技術におけるマイク
ロエンド命令までの一連のマイクロ命令群の一部分をマ
イクロ命令群とするマクロ命令を本発明で汀簡単に実現
できるという効果が得られる。とくにマイクロプログラ
ムげ処理の細かい実行ステップをソフトウェアによらず
マシン内でハードウェア的に規定すること?目的として
考えられたものであったため、処理の基本となる実行開
始と終了の制御aマイクロ命令で行なうことを前提とじ
ていたが、本発明汀この約束ケあえて破ったもので、実
行終了の制御?マイクロ命令に工らずマクロ命令で規定
したPiJrに新規性がある。
以下、本発明の実施例全図面を用いて説明する。
第2図において7はマクロRCIM、11げそのアドレ
ス回路(カウンタ〕、9汀マイクロROM。
ス回路(カウンタ〕、9汀マイクロROM。
12Hそのプログラムカウンタ、1or1マイクロ命令
レジスタであるot3に終了アドレスを格納するバッフ
ァレジスタ、14げ減算器である○第31汀マクロ命令
レジスタの一部の6令フオ一マツト例であり、少なくと
もマイクロ命令)L(JMの開始アドレスへと終了アド
レスMと?示す情報がセットされる。第2図の構成(C
おいて第3図の工うな命令フォーマットケ有するマクロ
命令の実行を開始し、終了するため九げ、以下に示す動
作7行えば良い。
レジスタであるot3に終了アドレスを格納するバッフ
ァレジスタ、14げ減算器である○第31汀マクロ命令
レジスタの一部の6令フオ一マツト例であり、少なくと
もマイクロ命令)L(JMの開始アドレスへと終了アド
レスMと?示す情報がセットされる。第2図の構成(C
おいて第3図の工うな命令フォーマットケ有するマクロ
命令の実行を開始し、終了するため九げ、以下に示す動
作7行えば良い。
1’)マクロkUM7のプログラムカウンタllで指定
される内容ケ読み出し、インストラクションレジスタへ
格納する。この時、開始、終了アドレス汀しジスタ8足
ロードさり、る。
される内容ケ読み出し、インストラクションレジスタへ
格納する。この時、開始、終了アドレス汀しジスタ8足
ロードさり、る。
II’)レジスタ8に工り示される開始アドレスM?プ
ログラムカウンタ12へ、終了アドレスNiレジスタ1
3へ転送する。(他のマクロ命令部C必要vc、応じて
図示しないデコーダで解読される)0 ■′)マイクロR(JM9のプログラムカウンタ12で
指定される内容fCRみ出し、インストラクションレジ
スタIOへ格納し、プログラムカウンタ1411だけ増
加させる。
ログラムカウンタ12へ、終了アドレスNiレジスタ1
3へ転送する。(他のマクロ命令部C必要vc、応じて
図示しないデコーダで解読される)0 ■′)マイクロR(JM9のプログラムカウンタ12で
指定される内容fCRみ出し、インストラクションレジ
スタIOへ格納し、プログラムカウンタ1411だけ増
加させる。
IV’)レジスタ13の内容Nから10グラムカウンタ
12の内容全減算券14で減算し、ボローが生じるまで
前記1■′)の処理を繰り返す。
12の内容全減算券14で減算し、ボローが生じるまで
前記1■′)の処理を繰り返す。
v′)ポローに工ってプログラムカウンタ11Thlだ
け増加させる。
け増加させる。
上記一連の動作aマクロ命令がマイクロ命令を記憶する
記憶手段の開始アドレスと終了アドレスと全示し、前記
終了アドレスと前記記憶手段のアドレスを指定するプロ
グラムカウンタとを比較する比4i!2+段?用いるこ
とで、前記記憶手段の任意のアドレスから任意のアドレ
スまで全天行範囲とするひとつのマクロ命令を実行して
いることげ明白である。またマイクロ命令を記憶する記
憶手段からマイクロエンド命令全不要としたため、前記
記憶手段の効率?上げるという効果がある。なお、減算
器のかわVに比較器を用いても工い。
記憶手段の開始アドレスと終了アドレスと全示し、前記
終了アドレスと前記記憶手段のアドレスを指定するプロ
グラムカウンタとを比較する比4i!2+段?用いるこ
とで、前記記憶手段の任意のアドレスから任意のアドレ
スまで全天行範囲とするひとつのマクロ命令を実行して
いることげ明白である。またマイクロ命令を記憶する記
憶手段からマイクロエンド命令全不要としたため、前記
記憶手段の効率?上げるという効果がある。なお、減算
器のかわVに比較器を用いても工い。
本発明に工ねば、マイクロプログラムの終了制御全マイ
クロ命令で行なわず、マクロ命令の一部の情報でハード
ウェア的に処理できるので、マイクロプログラムの実行
範囲?任意に定めることかで@る。また、応用としてマ
イクロエンド命令?使用しないので、マイクロプログラ
ムの処理終了を割込みで知らせることなく、これ全マク
ロ命令で管理することができるので、処理速度の同上と
ハードウェアの負担を減らすこともできる。
クロ命令で行なわず、マクロ命令の一部の情報でハード
ウェア的に処理できるので、マイクロプログラムの実行
範囲?任意に定めることかで@る。また、応用としてマ
イクロエンド命令?使用しないので、マイクロプログラ
ムの処理終了を割込みで知らせることなく、これ全マク
ロ命令で管理することができるので、処理速度の同上と
ハードウェアの負担を減らすこともできる。
第1図汀従来の情報処理装置のブロック図であり、第2
1汀本発明の一実施例のブロック図である。l・・・マ
クロ命令R,OM、2・・・インストラクションレジス
タ、3・・・マイクロ6r?i 令u OM 、 4・
・・インストラクションレジスタ、5・・・プログラム
カウンタ、6・・・プログラムカウンタ、7・・・マク
ロ命令ROM、8・・・インストラクションレジスタ、
9・・・マイクロ命令R(JMS to・・・インスト
ラクションレジスタ、11・・・プログラムカウンタ、
12・・・プログラムカウンタ、13・・・バッファレ
ジスタ、14・・・減算器、第3図は実施例におけるマ
クロ命令の命令フォーマットl示し、開始アビ9フIM
、終了アドレスをNとする。 鈍 、3 図
1汀本発明の一実施例のブロック図である。l・・・マ
クロ命令R,OM、2・・・インストラクションレジス
タ、3・・・マイクロ6r?i 令u OM 、 4・
・・インストラクションレジスタ、5・・・プログラム
カウンタ、6・・・プログラムカウンタ、7・・・マク
ロ命令ROM、8・・・インストラクションレジスタ、
9・・・マイクロ命令R(JMS to・・・インスト
ラクションレジスタ、11・・・プログラムカウンタ、
12・・・プログラムカウンタ、13・・・バッファレ
ジスタ、14・・・減算器、第3図は実施例におけるマ
クロ命令の命令フォーマットl示し、開始アビ9フIM
、終了アドレスをNとする。 鈍 、3 図
Claims (1)
- マイクロ命令を格納するマイクロ命令記憶手段と、前記
マイクロ命令記憶手段の実行開始アドレスと実行終了ア
ドレス全示Tための情報を少lぐとも一部rCもつマク
ロ命令全格納するマクロ蔭令記憶手段と、前記マクロ命
令記憶手段エフ読み出されたマクロ命令を入力し実行す
べきマイクロ命令の先頭と終了とを制御する制御手段と
を有すること?特徴とする情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21453083A JPS60107136A (ja) | 1983-11-15 | 1983-11-15 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21453083A JPS60107136A (ja) | 1983-11-15 | 1983-11-15 | 情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60107136A true JPS60107136A (ja) | 1985-06-12 |
Family
ID=16657250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21453083A Pending JPS60107136A (ja) | 1983-11-15 | 1983-11-15 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60107136A (ja) |
-
1983
- 1983-11-15 JP JP21453083A patent/JPS60107136A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6146858B2 (ja) | ||
JPH03233630A (ja) | 情報処理装置 | |
JPS60107136A (ja) | 情報処理装置 | |
JPS6217773B2 (ja) | ||
JP2583506B2 (ja) | データ処理装置 | |
JPH0218729B2 (ja) | ||
JPS588011B2 (ja) | マイクロプログラムセイギヨホウシキ | |
JPS58200349A (ja) | マイクロプログラム制御装置 | |
JP2637070B2 (ja) | マイクロ命令先頭アドレス生成方式 | |
JPS63280333A (ja) | マイクロプログラム制御装置 | |
JPS5842891B2 (ja) | メイレイセイギヨホウシキ | |
JPS5829051A (ja) | 演算処理装置 | |
JPS6049935B2 (ja) | マイクロプログラム制御方式 | |
JPH0353321A (ja) | 情報処理装置 | |
JPS6353644A (ja) | 命令制御装置 | |
JP2737524B2 (ja) | トレース回路 | |
JPH01253032A (ja) | マイクロプログラム制御型プロセッサ | |
JPS63245524A (ja) | マイクロプロセツサ | |
JPH05181671A (ja) | ソフトウェア命令のエミュレーション方式 | |
JPS60254344A (ja) | メモリアドレス割付け方式 | |
JPS6028014B2 (ja) | マイクロプロセツサ | |
JPS6398035A (ja) | マイクロプログラム制御装置 | |
JPS63153637A (ja) | デ−タ処理装置 | |
JPS60251436A (ja) | マイクロプログラム制御装置 | |
JPS58200348A (ja) | マイクロプログラム制御装置 |