JPS60106208A - マイクロ波集積回路化バランス形周波数逓倍器 - Google Patents
マイクロ波集積回路化バランス形周波数逓倍器Info
- Publication number
- JPS60106208A JPS60106208A JP58214452A JP21445283A JPS60106208A JP S60106208 A JPS60106208 A JP S60106208A JP 58214452 A JP58214452 A JP 58214452A JP 21445283 A JP21445283 A JP 21445283A JP S60106208 A JPS60106208 A JP S60106208A
- Authority
- JP
- Japan
- Prior art keywords
- line
- microstrip
- lines
- phase
- dielectric substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
- H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
- H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
Landscapes
- Amplitude Modulation (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はトランジスタを用い、かつマイクロ波集積回
路化したバランス形周波数逓倍器に関するものである。
路化したバランス形周波数逓倍器に関するものである。
〈従来技術〉
従来のバランス形周波数逓倍回路は第１図に示すように
入力ボート１はマイクロストリップ線路の入力線路２を
通じてバラン（逆相分配回路）３に接続される。バラン
３の互に逆位相の出力ボートはコンデンサ４．５をそれ
ぞれ通してマイクロストリップ線路６，７の一端に接続
され、マイクロストリップ線路６，７の各曲端は電界効
果トランジスタＣＦＥＴ）８．９の各ゲート電極１１゜
１２にそれぞれ金線１３．１４を通じて接続される。第
２１ネ１にＦＥＴ９の部分の断面を示すようにノリ仕り
１１体１５主に誘電体活版１’６．１７の接地導体ｊ、
・Ｈ１ｓ、＋９が対接して接続され、誘電体基板１６．
１７が近接して配され、これら間にＦＥＴ８．９がその
ソース電極２１．２２（２１は図示せず）を導体基体１
５に接続して取付けられる。
入力ボート１はマイクロストリップ線路の入力線路２を
通じてバラン（逆相分配回路）３に接続される。バラン
３の互に逆位相の出力ボートはコンデンサ４．５をそれ
ぞれ通してマイクロストリップ線路６，７の一端に接続
され、マイクロストリップ線路６，７の各曲端は電界効
果トランジスタＣＦＥＴ）８．９の各ゲート電極１１゜
１２にそれぞれ金線１３．１４を通じて接続される。第
２１ネ１にＦＥＴ９の部分の断面を示すようにノリ仕り
１１体１５主に誘電体活版１’６．１７の接地導体ｊ、
・Ｈ１ｓ、＋９が対接して接続され、誘電体基板１６．
１７が近接して配され、これら間にＦＥＴ８．９がその
ソース電極２１．２２（２１は図示せず）を導体基体１
５に接続して取付けられる。
誘電体基板１６上に入力線路２、バラン３が形成されて
いる。バラン３の出力ポートと反対側はスルーホール２
３．２４を通じて接地導体層１８と接続される。ストリ
ップ線路６，７は細いストリップ導体２５．２６を通じ
て直流バイアス印加端イ２７，２８に接続される。Ｆ’
ＥＴ８．９のドレイン電極３］ 、３２はそれぞれ金線
３３．３４を通じて誘電体基板１９上のマイクロストリ
ップ線路３５の両端に接続される。マイクロストリップ
線’１８３５の中点はマイクロストリップ線路の出力線
路３６ｆｆ：通じて出力ポート３７に接続される。
いる。バラン３の出力ポートと反対側はスルーホール２
３．２４を通じて接地導体層１８と接続される。ストリ
ップ線路６，７は細いストリップ導体２５．２６を通じ
て直流バイアス印加端イ２７，２８に接続される。Ｆ’
ＥＴ８．９のドレイン電極３］ 、３２はそれぞれ金線
３３．３４を通じて誘電体基板１９上のマイクロストリ
ップ線路３５の両端に接続される。マイクロストリップ
線’１８３５の中点はマイクロストリップ線路の出力線
路３６ｆｆ：通じて出力ポート３７に接続される。
出力線路３６はストリップ導体３８を通じて直流バイア
ス印加用端子３９に接続される。
ス印加用端子３９に接続される。
入力ボート１からの入力信号はバラン３によって逆相分
配されてＦＥＴ８．９に加えられ、ＦＥＴ８．９の非直
線特性により発生した逓倍波が出力ポート３７よシ得ら
れる。バラン３ではスルーホール２３．２４を通してマ
イクロストリップ線路の一端を接地する必要があるため
、周波数が高く々ると接続部の寄生素子の影響が大きく
なり、バラン３の特性が劣化し、逓倍損失が増加する問
題が生じる。そのため逓倍利得のある周波数逓倍回路を
高周波帯で実現することが離しかった。また直流分離の
ためキヤパシタ４．５を必要とし、た。
配されてＦＥＴ８．９に加えられ、ＦＥＴ８．９の非直
線特性により発生した逓倍波が出力ポート３７よシ得ら
れる。バラン３ではスルーホール２３．２４を通してマ
イクロストリップ線路の一端を接地する必要があるため
、周波数が高く々ると接続部の寄生素子の影響が大きく
なり、バラン３の特性が劣化し、逓倍損失が増加する問
題が生じる。そのため逓倍利得のある周波数逓倍回路を
高周波帯で実現することが離しかった。また直流分離の
ためキヤパシタ４．５を必要とし、た。
〈発明の概要〉
この発明はバランを用いることなく、かつスルーホール
も行うことなく、入力側の直流分離キャパシタも必要と
せず、比較的大きな逓倍利得を得ることができるバラン
ス形周波数逓倍器を提案することを目的とする。
も行うことなく、入力側の直流分離キャパシタも必要と
せず、比較的大きな逓倍利得を得ることができるバラン
ス形周波数逓倍器を提案することを目的とする。
この発明によれば第１の誘電体基板の一面に第１、第２
のマイクロストリップ線路が平行に設けられ、これら纂
１、第２のマイクロストリップ線路の一端は互に結合さ
れ、その結合点においてマイクロストリップ線路と直交
するように一端短絡のスロット線路が上記誘電体基板の
他面に設けられて第１、第２のマイクロストリップ線路
と結合され、そのス１′１ット線路の曲端は入力ボート
とされ、上記第１、第２のマイクロストリップ線路のｆ
ｔ１２娼にそれぞれトランジスタの第１の電極に接続さ
れ、これら第１、第２のトランジスタの第２の電極は上
記スロット線路を構成している導体層に接続される。第
２の誘電体基板の一面に第３、第４のマイクロストリッ
プ線路が形成され、これら第３、第４のフィクロストリ
ップ線路の一端は−Ｆ記第１、第２のトランジスタの銅
３の電極にそれぞれ゛接続され、上記第３、第４のマイ
クロストリップ線路の曲端は互に結合され、その結合点
と連続１．て第５のマイクロストリップ線路の一端が形
成され、その第５のマイクロストリップ線路の曲端は出
力ポートとされる。
のマイクロストリップ線路が平行に設けられ、これら纂
１、第２のマイクロストリップ線路の一端は互に結合さ
れ、その結合点においてマイクロストリップ線路と直交
するように一端短絡のスロット線路が上記誘電体基板の
他面に設けられて第１、第２のマイクロストリップ線路
と結合され、そのス１′１ット線路の曲端は入力ボート
とされ、上記第１、第２のマイクロストリップ線路のｆ
ｔ１２娼にそれぞれトランジスタの第１の電極に接続さ
れ、これら第１、第２のトランジスタの第２の電極は上
記スロット線路を構成している導体層に接続される。第
２の誘電体基板の一面に第３、第４のマイクロストリッ
プ線路が形成され、これら第３、第４のフィクロストリ
ップ線路の一端は−Ｆ記第１、第２のトランジスタの銅
３の電極にそれぞれ゛接続され、上記第３、第４のマイ
クロストリップ線路の曲端は互に結合され、その結合点
と連続１．て第５のマイクロストリップ線路の一端が形
成され、その第５のマイクロストリップ線路の曲端は出
力ポートとされる。
〈実施例〉
第３図及び第４図はこの発明の実施例を示し、第１図及
び第２図と対応する部分に（は同一符号を付けである。
び第２図と対応する部分に（は同一符号を付けである。
この発明においては誘電体基板１６上に同一長さのマイ
クロストリップ線路４１．４２が平行対向して形成され
る。マイクロストリップ線路４１．４２の一端は互に直
角に内側に折曲げ延長されて結合される。誘電体基板１
６の他面、つまり接地導体層４３にスロット線路４３が
形成され、スロット線路４３は、マイクロストリップ線
路４１．４２の結合点４４において、誘電体基板１６の
板面と直角な方向から見てマイクロストリップ線路４１
．４２とはゾ直交し、その一端４５は短絡とされ、この
短絡点４５及び結合点４４間の長さは入力信号の波長の
４分の１として、他端の入力ボート１から入力信号がマ
イクロストリップ線路４１．４２によく結合するように
する。マイクロストリップ線路４１．４２の各他端はＦ
ＥＴ８．９の各ゲート電極１１．１２に金線１３ 、１
４で接続される。ＦＥＴ８．９のソース電極は導体基体
１５を通じて接地導体層１８に接続される。
クロストリップ線路４１．４２が平行対向して形成され
る。マイクロストリップ線路４１．４２の一端は互に直
角に内側に折曲げ延長されて結合される。誘電体基板１
６の他面、つまり接地導体層４３にスロット線路４３が
形成され、スロット線路４３は、マイクロストリップ線
路４１．４２の結合点４４において、誘電体基板１６の
板面と直角な方向から見てマイクロストリップ線路４１
．４２とはゾ直交し、その一端４５は短絡とされ、この
短絡点４５及び結合点４４間の長さは入力信号の波長の
４分の１として、他端の入力ボート１から入力信号がマ
イクロストリップ線路４１．４２によく結合するように
する。マイクロストリップ線路４１．４２の各他端はＦ
ＥＴ８．９の各ゲート電極１１．１２に金線１３ 、１
４で接続される。ＦＥＴ８．９のソース電極は導体基体
１５を通じて接地導体層１８に接続される。
一方のマイクロストリップ線路４２にストリップ導体２
６を通じて直流バイアス印加端子２８が接続される。入
力ボート１からの入力信号はスロット線路４３を経てマ
イクロストリップ線路４１゜４２に変換される。マイク
ロストリップ線路４１に変換された信号の位相を基べ（
にすると、マイクロストリップ線路４２の信号の位相は
逆相になっている。従ってこのスロット、ｉｌＳ路４３
とマイクロストリップ線路４．１ 、４２との簡「］１
な回路構成でバランス形周波数逓倍器の構成に必要々逆
相分配回路が実現される。さらにこの構成はスルーホー
ルなど適用周波数を制限する要因が無く、高周波帯で有
効に動作させることができる。また入力ボート１とマイ
クロストリップ線路４１．４２とは誘電体基板１６で直
流的に分離されているため、第１図におけるキャパシタ
４．５を必要としない。
６を通じて直流バイアス印加端子２８が接続される。入
力ボート１からの入力信号はスロット線路４３を経てマ
イクロストリップ線路４１゜４２に変換される。マイク
ロストリップ線路４１に変換された信号の位相を基べ（
にすると、マイクロストリップ線路４２の信号の位相は
逆相になっている。従ってこのスロット、ｉｌＳ路４３
とマイクロストリップ線路４．１ 、４２との簡「］１
な回路構成でバランス形周波数逓倍器の構成に必要々逆
相分配回路が実現される。さらにこの構成はスルーホー
ルなど適用周波数を制限する要因が無く、高周波帯で有
効に動作させることができる。また入力ボート１とマイ
クロストリップ線路４１．４２とは誘電体基板１６で直
流的に分離されているため、第１図におけるキャパシタ
４．５を必要としない。
ＦＥＴ８，９のドレイン電極３１．３２より得られる周
波数は入力信号の整数倍であるが、奇数項に逆］口、偶
数項は同相となっている。そのためマイクロストリップ
線路３５でＦＥＴ８，９の出力を同］目合１戊した場合
奇数項は合成点で反射され、出力ポート３７から得られ
る出力の周波数は偶数次のみとなシ、逓倍波が得られる
ことだなる。
波数は入力信号の整数倍であるが、奇数項に逆］口、偶
数項は同相となっている。そのためマイクロストリップ
線路３５でＦＥＴ８，９の出力を同］目合１戊した場合
奇数項は合成点で反射され、出力ポート３７から得られ
る出力の周波数は偶数次のみとなシ、逓倍波が得られる
ことだなる。
このように基本波、３倍波等を逆］目合成するため、こ
れらを除去するためのフィルタを省略できる。ＦＥＴ８
，９の代りにバイポーラトランジスタを用いてもよい。
れらを除去するためのフィルタを省略できる。ＦＥＴ８
，９の代りにバイポーラトランジスタを用いてもよい。
〈効 果〉
以上説明したようにこの発明によれば高周波帯でも動作
する逆相分配器を用いて、帯域通過フィルタ無しでバラ
ンス形周波数逓倍器を構成しているため、高い周波数帯
でも逓倍利得のある周波数逓倍器を得ることができる利
点がある。
する逆相分配器を用いて、帯域通過フィルタ無しでバラ
ンス形周波数逓倍器を構成しているため、高い周波数帯
でも逓倍利得のある周波数逓倍器を得ることができる利
点がある。
第１図は従来のバランス形周波数逓倍器を示す平面図、
第２図は第１図中のＦＥＴ９の付近の断面を示す図、第
３図はこの発明の実施例を示す平面図、第４［閃は第３
図のＡ 、 Ａ’線断面図である。 に入力ボート、８．９ ： ＦＥＴ、１６．１７：誘電
体基板、１８，１９：接ＪＩＪ２＃体層、３５゜４１．
４２：マイクロストリップ線路、４３ニスロツト線路。 ″）ｆ′１１ 図 ７１′３ 図 第４ 図 Ａ ′
第２図は第１図中のＦＥＴ９の付近の断面を示す図、第
３図はこの発明の実施例を示す平面図、第４［閃は第３
図のＡ 、 Ａ’線断面図である。 に入力ボート、８．９ ： ＦＥＴ、１６．１７：誘電
体基板、１８，１９：接ＪＩＪ２＃体層、３５゜４１．
４２：マイクロストリップ線路、４３ニスロツト線路。 ″）ｆ′１１ 図 ７１′３ 図 第４ 図 Ａ ′
Claims (1)
- （１）誘電体基板の第１の面上に第１、第２のマイクロ
ストリップ線路が有限間隔で配置され、これら第１、第
２のマイクロストリップ線路の一端は互に結合され、そ
の結合点において上記誘電体基板の第２の面上に一端短
絡のスロット線路がマイクロストリップ線路と直交して
設けられ、このスロット線路の曲端は人力ボートとされ
、上記紀１、ｗ； ２のマイクロストリップ線路の曲端
にそれぞれ第１、第２のトランジスタの第１の電極が接
続され、これら第１、第２のトランジスタの第２の電極
は上記スロット線路を構成している導体層に接続され、
又第３の電イ・）ムは誘電体基板の第１の面上に互に一
端が結合して配置された第３、第４のマイクロストリッ
プ線路の他端に接続され、これら第３、第４のマイクロ
ストリップ線路の結合点に第５０マイクロストリツプ線
路の一端が接続され、この第５のマイクロストリップ線
路のｆ車端は出力ボートとされ、第１、第２のトランジ
スタの第１及び第２の電極に直流バイアスを印加するた
めの回路が誘電体基板の第１の面上に設けてなるマイク
ロ波乗積回路化バランス形周波数逓倍器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58214452A JPS60106208A (ja) | 1983-11-14 | 1983-11-14 | マイクロ波集積回路化バランス形周波数逓倍器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58214452A JPS60106208A (ja) | 1983-11-14 | 1983-11-14 | マイクロ波集積回路化バランス形周波数逓倍器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60106208A true JPS60106208A (ja) | 1985-06-11 |
Family
ID=16655988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58214452A Pending JPS60106208A (ja) | 1983-11-14 | 1983-11-14 | マイクロ波集積回路化バランス形周波数逓倍器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60106208A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5224218A (en) * | 1990-04-19 | 1993-06-29 | Sumitomo Electric Industries, Ltd. | Microwave device |
| US6476692B2 (en) * | 2000-08-18 | 2002-11-05 | Fujitsu Quantum Devices Limited | Distributed balanced frequency multiplier |
-
1983
- 1983-11-14 JP JP58214452A patent/JPS60106208A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5224218A (en) * | 1990-04-19 | 1993-06-29 | Sumitomo Electric Industries, Ltd. | Microwave device |
| US6476692B2 (en) * | 2000-08-18 | 2002-11-05 | Fujitsu Quantum Devices Limited | Distributed balanced frequency multiplier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2529038B2 (ja) | 高周波高効率電力増幅器 | |
| JPH11251849A (ja) | 高周波電力増幅器 | |
| JPS6239565B2 (ja) | ||
| JPS6349402B2 (ja) | ||
| KR930004493B1 (ko) | 플래너 에어스트립라인-스트립라인 매직-t회로망 장치 | |
| JPS60106208A (ja) | マイクロ波集積回路化バランス形周波数逓倍器 | |
| JPH0767042B2 (ja) | 分岐回路 | |
| JP3430060B2 (ja) | 高周波用半導体装置 | |
| US6737921B2 (en) | Distributed amplifier and differential distributed amplifier | |
| US4399562A (en) | Full balun mixer | |
| US4380831A (en) | Symmetric microwave mixer with improved isolation | |
| JP3027779B2 (ja) | マイクロ波回路 | |
| JPS60106207A (ja) | スロツト線路バランス形周波数逓倍回路 | |
| DaBrecht | Coplanar balun circuits for GaAs FET high-power push-pull amplifiers | |
| JPS63136701A (ja) | 合成回路 | |
| JP2752903B2 (ja) | 周波数逓倍器 | |
| JPH0574244B2 (ja) | ||
| JPH1022302A (ja) | 高周波半導体デバイス | |
| JPS60106206A (ja) | 平衡形周波数逓倍回路 | |
| JPS60106205A (ja) | モノリシツクｆｅｔ発振器 | |
| JP2873123B2 (ja) | マイクロ波周波数逓倍回路 | |
| JPH0763121B2 (ja) | モノリシツクマイクロ波集積回路 | |
| JP2001257546A (ja) | 高周波電力増幅器 | |
| JPS6318886B2 (ja) | ||
| JPH0817291B2 (ja) | マイクロ波回路 |