JPS60103679A - 改良された集積回路の基準ダイオ−ド及びこれのための製造方法 - Google Patents
改良された集積回路の基準ダイオ−ド及びこれのための製造方法Info
- Publication number
- JPS60103679A JPS60103679A JP59192434A JP19243484A JPS60103679A JP S60103679 A JPS60103679 A JP S60103679A JP 59192434 A JP59192434 A JP 59192434A JP 19243484 A JP19243484 A JP 19243484A JP S60103679 A JPS60103679 A JP S60103679A
- Authority
- JP
- Japan
- Prior art keywords
- region
- diode
- reference diode
- integrated circuit
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 15
- 239000012535 impurity Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000007792 addition Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は、一般に、集積回路のための改良されたツェナ
ーあるいは基準ダイオード及びこのための製造方法に関
し、特に、より広範囲の作動電流にわたって表面下の破
壊を生じ且つ意図したプロセス変化及びランダムなプロ
セス変化の両者の悪影響をあまり受けないような集積化
された基準ダイオードに関するものである。
ーあるいは基準ダイオード及びこのための製造方法に関
し、特に、より広範囲の作動電流にわたって表面下の破
壊を生じ且つ意図したプロセス変化及びランダムなプロ
セス変化の両者の悪影響をあまり受けないような集積化
された基準ダイオードに関するものである。
「従来の技術、発明が解決しようとする問題点」従来、
制御された破壊電圧を有する集積回路のダイオードは、
回路により要求されるトランジスタ要素を形成し絶縁す
るために使用されるプロセスによって、製造されていた
。多くのダイオードの例は、Ｄｏｂｋｓｉｎによる米国
特許第３，８８６，００１号及びＴｓａｎｇによる米国
特許第４，２１３，８０６号に示されている。このよう
なダイオードは、２つの重大な制約を有している。第１
に、ダイオードは、集積回路におけるトランジスタデバ
イスのために使用されるのと実質的に同じプロセスステ
ップにより、形成されるので、トランジスタ特性を変更
するためにプロセスを変更すると、ダイオード特性に悪
影響が及ぶことがある。第２に、９通の制限内のプロセ
ス変化があっても、ダイナミックレンジが不充分となっ
たり、ノイズが過度となったり、インピーダンス制御が
不良となったり等のようにダイオード特性が受け入れら
れないようなものとなってしまうことがある。
制御された破壊電圧を有する集積回路のダイオードは、
回路により要求されるトランジスタ要素を形成し絶縁す
るために使用されるプロセスによって、製造されていた
。多くのダイオードの例は、Ｄｏｂｋｓｉｎによる米国
特許第３，８８６，００１号及びＴｓａｎｇによる米国
特許第４，２１３，８０６号に示されている。このよう
なダイオードは、２つの重大な制約を有している。第１
に、ダイオードは、集積回路におけるトランジスタデバ
イスのために使用されるのと実質的に同じプロセスステ
ップにより、形成されるので、トランジスタ特性を変更
するためにプロセスを変更すると、ダイオード特性に悪
影響が及ぶことがある。第２に、９通の制限内のプロセ
ス変化があっても、ダイナミックレンジが不充分となっ
たり、ノイズが過度となったり、インピーダンス制御が
不良となったり等のようにダイオード特性が受け入れら
れないようなものとなってしまうことがある。
従って、ダイオード特性をよりよいものとし、しかもプ
ロセスを意図的に変化させてもプロセスが偶然に変化し
てもあまり影響を受けないようにしたダイオード構造及
びその製造方法を提供することが必要とされていた。特
に、逆方向あるいは破壊モードで作動しバルク破壊特性
がプロセスパラメータの変化の妥当な範囲にわたって得
られるようなダイオード構造を提供することが必要とさ
れていた。
ロセスを意図的に変化させてもプロセスが偶然に変化し
てもあまり影響を受けないようにしたダイオード構造及
びその製造方法を提供することが必要とされていた。特
に、逆方向あるいは破壊モードで作動しバルク破壊特性
がプロセスパラメータの変化の妥当な範囲にわたって得
られるようなダイオード構造を提供することが必要とさ
れていた。
本発明の１実施例によれば、本発明の目的は、電気的特
性の改良された逆方向作動ダイオードのための改良され
たデバイス構造を提供することである。
性の改良された逆方向作動ダイオードのための改良され
たデバイス構造を提供することである。
本発明の他の目的は、表面破壊を起こしにくい集積回路
ダイオードを提供することである。
ダイオードを提供することである。
本発明の更に他の目的は、ダイオードの特性が集積回路
の製造に使用されるプロセスの変化の影響を比較的に受
けないような逆方向破壊モードの作動のための集積回路
ダイオードの構造及びその製造方法を提供することであ
る。
の製造に使用されるプロセスの変化の影響を比較的に受
けないような逆方向破壊モードの作動のための集積回路
ダイオードの構造及びその製造方法を提供することであ
る。
本発明の前記及び他の目的、特徴、及び効果は、添付図
面に示されるような本発明の好適な実施例の次の詳細な
説明から明らかとなろう。
面に示されるような本発明の好適な実施例の次の詳細な
説明から明らかとなろう。
「実施例」
第１図には、集積回路の逆方向作動のための知られたダ
イオードの１例が示されている。ＰＮ接合絶縁集積回路
の通常の製造方法に従って、このダイオード構造は、わ
ずかに不純物を添加されたＮ型のエピタキシャル層３に
よっておおわれたわずかに不純物を添加されたＰ型の基
体領域１から始まる一連の製造ステップによって、形成
される。
イオードの１例が示されている。ＰＮ接合絶縁集積回路
の通常の製造方法に従って、このダイオード構造は、わ
ずかに不純物を添加されたＮ型のエピタキシャル層３に
よっておおわれたわずかに不純物を添加されたＰ型の基
体領域１から始まる一連の製造ステップによって、形成
される。
Ｐ十伝導型の拡散されあるいは処理された領域２は、複
数のＮ型領域３（１つのみを示している）を相互に絶縁
するのに、役立つ。
数のＮ型領域３（１つのみを示している）を相互に絶縁
するのに、役立つ。
第１図を再び参照しながら説明すると、Ｐ領域４が、Ｎ
型区域３に拡散し及び／又はイオン注入することにより
、与えられ、Ｎ十領域５が、同様にして、Ｐ領域４に与
えられる。Ｎ＋、Ｐ、及びＮ領域５．４、及び３は、Ｎ
ＰＮ）ランジスタを構成することができるが、少なくと
も、比較的低い電圧基準ダイオードが、Ｎ十領域５及び
ｐｖ４域４の接続境界により形成されたＰＮ接合により
、与えられる。ダイオードへの接続は、領域４．５への
オーミック（低抵抗の）電気的接点を介して行なわれる
。このようなＰＮ接合の破壊電圧は、接合付近のキャリ
ア濃度が増加するにつれて、減少するので、この場合の
破壊電圧は、破壊が最初に表面に近い限られた領域内で
起こりその後より高い電圧が印加されるにつれて徐々に
接合の表面下部内に広がるように、処理されあるいは拡
散された領域の表面濃度によって、決定される。このよ
うに、破壊時のダイオードのインピーダンスは、特に一
定でなく、電圧破壊値は、同時につくられるＮＰＮ ）
ランジスタに要求されるパラメータに大きく依存してい
る。
型区域３に拡散し及び／又はイオン注入することにより
、与えられ、Ｎ十領域５が、同様にして、Ｐ領域４に与
えられる。Ｎ＋、Ｐ、及びＮ領域５．４、及び３は、Ｎ
ＰＮ）ランジスタを構成することができるが、少なくと
も、比較的低い電圧基準ダイオードが、Ｎ十領域５及び
ｐｖ４域４の接続境界により形成されたＰＮ接合により
、与えられる。ダイオードへの接続は、領域４．５への
オーミック（低抵抗の）電気的接点を介して行なわれる
。このようなＰＮ接合の破壊電圧は、接合付近のキャリ
ア濃度が増加するにつれて、減少するので、この場合の
破壊電圧は、破壊が最初に表面に近い限られた領域内で
起こりその後より高い電圧が印加されるにつれて徐々に
接合の表面下部内に広がるように、処理されあるいは拡
散された領域の表面濃度によって、決定される。このよ
うに、破壊時のダイオードのインピーダンスは、特に一
定でなく、電圧破壊値は、同時につくられるＮＰＮ ）
ランジスタに要求されるパラメータに大きく依存してい
る。
集積回路基準ダイオードの他の従来技術による例が、第
２図に示されている。第２図の構造は、第１図の構造と
同様であるが、２つの追加点を有する。第１に、たくさ
ん不純物の添加され埋められたＮ十区域６が、Ｐ基体］
とＮエピタキシャル層３との間に与えられている。第２
に、追加のｐ＋ｔａ域７が、領域２を形成するのと同じ
不純物添加ステップによって、与えられる。もし、Ｐ＋
領域７における不純物添加がＰｖＪ域４における不純物
添加よりも高いならば、破壊は、Ｐ＋領域７及びＮ ＋
、６Ｎ域５の下側を含む接合で起こる。Ｐ＋領域２及
び７を形成するのに使用される不純物添加の濃度は、Ｐ
ｈｉ域４に使用される不純物添加の濃度よりも一般に実
質的に高いので、Ｎ＋Ｈ域５における濃度が基体内への
深さに従ってあまり急速に減じない限り、表面下の破壊
が起こる。しかしながら、もし、Ｐ領域４が、普通のプ
セス変化によりあるいは同時に形成されるＮＰＮ Ｉ−
ランジスタにおいてたくさん不純物の添加されたベース
領域が必要である場合に起こることであるが、表面であ
まりに多く不純物添加されているならば、逆方向の通電
が、Ｐ領域４及びＮ十領域５によって形成されたＰＮ接
合の表面で起こる。
２図に示されている。第２図の構造は、第１図の構造と
同様であるが、２つの追加点を有する。第１に、たくさ
ん不純物の添加され埋められたＮ十区域６が、Ｐ基体］
とＮエピタキシャル層３との間に与えられている。第２
に、追加のｐ＋ｔａ域７が、領域２を形成するのと同じ
不純物添加ステップによって、与えられる。もし、Ｐ＋
領域７における不純物添加がＰｖＪ域４における不純物
添加よりも高いならば、破壊は、Ｐ＋領域７及びＮ ＋
、６Ｎ域５の下側を含む接合で起こる。Ｐ＋領域２及
び７を形成するのに使用される不純物添加の濃度は、Ｐ
ｈｉ域４に使用される不純物添加の濃度よりも一般に実
質的に高いので、Ｎ＋Ｈ域５における濃度が基体内への
深さに従ってあまり急速に減じない限り、表面下の破壊
が起こる。しかしながら、もし、Ｐ領域４が、普通のプ
セス変化によりあるいは同時に形成されるＮＰＮ Ｉ−
ランジスタにおいてたくさん不純物の添加されたベース
領域が必要である場合に起こることであるが、表面であ
まりに多く不純物添加されているならば、逆方向の通電
が、Ｐ領域４及びＮ十領域５によって形成されたＰＮ接
合の表面で起こる。
特に、破壊は、電流の増加につれて、この従来技術のタ
イプのデバイスの３つの領域で、すなわら、まずデバイ
スの表面隅部で、その後表面縁部で、最後に中心表面下
部で、起こる。作動電流の増加につれて実効直列抵抗が
減少するので、このような状態は、破壊時のインピーダ
ンスの変化としてあられれる。このように、第２図の基
準ダイオードは、プロセス変化の結果として破壊電圧の
変化を受け、望ましくない電気的特性を示す。
イプのデバイスの３つの領域で、すなわら、まずデバイ
スの表面隅部で、その後表面縁部で、最後に中心表面下
部で、起こる。作動電流の増加につれて実効直列抵抗が
減少するので、このような状態は、破壊時のインピーダ
ンスの変化としてあられれる。このように、第２図の基
準ダイオードは、プロセス変化の結果として破壊電圧の
変化を受け、望ましくない電気的特性を示す。
次に、第３図には、本発明の好適な実施例による改良さ
れた基準ダイオードの構造が示されている。
れた基準ダイオードの構造が示されている。
本実施例においては、第２図の諸要素の他に、Ｎ型領域
８が付加されている。このＮ型領域８は、Ｐ領域４内に
配置されＮ十領域５を取り囲みこれによりＰ領域４及び
Ｎ十領域５間のＰＮ接合の周囲の回りにある。更に、Ｎ
ｆＪ域８の不純物添加は、Ｎ十領域５の不純物添加より
も少なく、好適には、Ｎ十領域５の不純物添加とＰｆＪ
域４の不純物添加との中間にある。これにより、表面隅
部及び表面縁部での破壊電圧は、上昇させられ、Ｎ十領
域５及びＰ＋領域７により形成されたＰＮ接合部分の中
心表面下の破壊電圧より、確実に実質的に高くなる。破
壊電圧は、より制御し易いものとなり、。
８が付加されている。このＮ型領域８は、Ｐ領域４内に
配置されＮ十領域５を取り囲みこれによりＰ領域４及び
Ｎ十領域５間のＰＮ接合の周囲の回りにある。更に、Ｎ
ｆＪ域８の不純物添加は、Ｎ十領域５の不純物添加より
も少なく、好適には、Ｎ十領域５の不純物添加とＰｆＪ
域４の不純物添加との中間にある。これにより、表面隅
部及び表面縁部での破壊電圧は、上昇させられ、Ｎ十領
域５及びＰ＋領域７により形成されたＰＮ接合部分の中
心表面下の破壊電圧より、確実に実質的に高くなる。破
壊電圧は、より制御し易いものとなり、。
インピーダンス及びノイズは、バルク破壊となる傾向に
あるために、減少させられる。
あるために、減少させられる。
特に、Ｐ領域４は、立方あたりの不純物添加原子が拡散
あるいはイオン注入から得られる立方０あたり１０′８
の不純物添加原子の範囲の表面濃度を有するのが望ま
しい。Ｎ十領域５は、例えば、表面破壊電圧が約７ボル
トよりも低いように、立方ｃｍあたり１０２０ の原子
の範囲の表面濃度を有するのが望ましい。Ｎ領域８内の
不純物添加は臨界的なものであるために、この不純物添
加は、イオン注入によって行なうのが最もよい。平方ｃ
ｍあたり１０′３〜１０４の範囲のイオン注入量が、表
面のＰタイプ領域４に過剰に不純物添加するのに充分で
あり、これでも、Ｎ十領域５の表面濃度よりも低い表面
濃度になる。
あるいはイオン注入から得られる立方０あたり１０′８
の不純物添加原子の範囲の表面濃度を有するのが望ま
しい。Ｎ十領域５は、例えば、表面破壊電圧が約７ボル
トよりも低いように、立方ｃｍあたり１０２０ の原子
の範囲の表面濃度を有するのが望ましい。Ｎ領域８内の
不純物添加は臨界的なものであるために、この不純物添
加は、イオン注入によって行なうのが最もよい。平方ｃ
ｍあたり１０′３〜１０４の範囲のイオン注入量が、表
面のＰタイプ領域４に過剰に不純物添加するのに充分で
あり、これでも、Ｎ十領域５の表面濃度よりも低い表面
濃度になる。
このように、表面破壊電圧は、実質的に７ボルトよりも
上に上昇し、前述したように製造性の良い電気的特性の
改善された基準ダイオードを与える。もし望まれるなら
ば、各領域の伝導型を逆にすれば、反対極性の基準ダイ
オードを与えることができる。
上に上昇し、前述したように製造性の良い電気的特性の
改善された基準ダイオードを与える。もし望まれるなら
ば、各領域の伝導型を逆にすれば、反対極性の基準ダイ
オードを与えることができる。
本発明を、好適な実施例を参照しながら、詳細に説明し
てきたのであるが、その構造及び細部における前述及び
他の変更は、本発明の精神及び範囲から逸脱することな
しに、なされることが、当業者には理解されるであろう
。
てきたのであるが、その構造及び細部における前述及び
他の変更は、本発明の精神及び範囲から逸脱することな
しに、なされることが、当業者には理解されるであろう
。
第１図は従来の集積回路基準ダイオードの断面図、
第２図は従来の他の集積回路基準ダイオードの０
断面図、
第３図は本発明による改良された集積回路基準ダイオー
ドの断面図である。 １・・・Ｐ型の基体領域、２・・・Ｐ＋型の領域、３・
・・Ｎ型の領域、４・・・Ｐ型の領域、５・・・Ｎ十型
の領域、６・・・Ｎ十型の領域、７・・・Ｐ＋型の領域
、８・・・Ｎ型の領域。 １ 第１図 馬２図 第３図
ドの断面図である。 １・・・Ｐ型の基体領域、２・・・Ｐ＋型の領域、３・
・・Ｎ型の領域、４・・・Ｐ型の領域、５・・・Ｎ十型
の領域、６・・・Ｎ十型の領域、７・・・Ｐ＋型の領域
、８・・・Ｎ型の領域。 １ 第１図 馬２図 第３図
Claims (1)
- 【特許請求の範囲】 （１１主要表面を有する集積回路基体領域に使用される
基準ダイオードにおいて、 前記基体領域内に配置された第１の伝導型の第１の領域
と、 前記第１の伝導型の前記第１の領域内に配置された第２
の伝導型の第１の領域と、 前記第１の伝導型の前記第１の領域内に配置されこれよ
りも大きな不純物添加濃度を有し且第２の伝導型の前記
第１の領域の下でその中心に配置された前記第１の伝導
型の第２の領域と、を含み、 前記表面で第１の伝導型の前記第１の領域及び前記第２
の伝導型の前記第１の領域の両者と接する前記第２の伝
導型の第２の領域が設けられていることを特徴とする基
準ダイオード。 （２）前記表面下部の少なくとも一部にわたる前記ＰＮ
接合に隣接して不純物添加濃度を増加させる段階と、 前記ＰＮ接合が前記表面と交わるところで前記ＰＮ接合
に隣接して不純物添加濃度を減少させる段階と、 を含むことを特徴とする特許請求の範囲第（１）項記載
の基準ダイオードを形成する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/547,103 US4833509A (en) | 1983-10-31 | 1983-10-31 | Integrated circuit reference diode and fabrication method therefor |
| US547103 | 1983-10-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60103679A true JPS60103679A (ja) | 1985-06-07 |
Family
ID=24183362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59192434A Pending JPS60103679A (ja) | 1983-10-31 | 1984-09-13 | 改良された集積回路の基準ダイオ−ド及びこれのための製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4833509A (ja) |
| JP (1) | JPS60103679A (ja) |
| DE (1) | DE3439851A1 (ja) |
| FR (1) | FR2554276A1 (ja) |
| GB (1) | GB2149205B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1188398B (it) * | 1986-02-18 | 1988-01-07 | Sgs Microelettronica Spa | Struttura integrata di protezione da scariche elettrostatische e dispositivo a semiconduttore incorporante la stessa |
| US4683483A (en) * | 1986-05-05 | 1987-07-28 | Burr-Brown Corporation | Subsurface zener diode and method of making |
| US5198692A (en) * | 1989-01-09 | 1993-03-30 | Kabushiki Kaisha Toshiba | Semiconductor device including bipolar transistor with step impurity profile having low and high concentration emitter regions |
| US5049961A (en) * | 1989-01-10 | 1991-09-17 | Ixys Corporation | Monolithic temperature sensing device |
| US5179030A (en) * | 1991-04-26 | 1993-01-12 | Unitrode Corporation | Method of fabricating a buried zener diode simultaneously with other semiconductor devices |
| US5559044A (en) * | 1992-09-21 | 1996-09-24 | Siliconix Incorporated | BiCDMOS process technology |
| US6605859B1 (en) | 2002-06-27 | 2003-08-12 | Texas Instruments Incorporated | Buried Zener diode structure and method of manufacture |
| US20110062554A1 (en) * | 2009-09-17 | 2011-03-17 | Hsing Michael R | High voltage floating well in a silicon die |
| FR2953062B1 (fr) * | 2009-11-24 | 2011-12-16 | St Microelectronics Tours Sas | Diode de protection bidirectionnelle basse tension |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5085284A (ja) * | 1973-11-29 | 1975-07-09 | ||
| JPS5167078A (ja) * | 1974-12-09 | 1976-06-10 | Mitsubishi Electric Corp | Teidenatsudaioodo |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3497776A (en) * | 1968-03-06 | 1970-02-24 | Westinghouse Electric Corp | Uniform avalanche-breakdown rectifiers |
| JPS4822374B1 (ja) * | 1968-10-17 | 1973-07-05 | ||
| DE2006729C3 (de) * | 1970-02-13 | 1980-02-14 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Herstellung einer Halbleiterdiode |
| DE2026683B2 (de) * | 1970-06-01 | 1973-11-08 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Zenerdiode |
| CA932072A (en) * | 1970-12-23 | 1973-08-14 | J. Kannam Peter | High frequency planar transistor employing highly resistive guard ring |
| DE2207654B2 (de) * | 1972-02-18 | 1974-02-14 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Verfahren zum Herstellen einer Zenerdiode |
| US3909119A (en) * | 1974-02-06 | 1975-09-30 | Westinghouse Electric Corp | Guarded planar PN junction semiconductor device |
| US3886001A (en) * | 1974-05-02 | 1975-05-27 | Nat Semiconductor Corp | Method of fabricating a vertical channel FET resistor |
| DE2916114A1 (de) * | 1978-04-21 | 1979-10-31 | Hitachi Ltd | Halbleitervorrichtung |
| US4213806A (en) * | 1978-10-05 | 1980-07-22 | Analog Devices, Incorporated | Forming an IC chip with buried zener diode |
| JPS5585077A (en) * | 1978-12-21 | 1980-06-26 | Nec Home Electronics Ltd | Semi-conductor apparatus |
| JPS55134983A (en) * | 1979-04-09 | 1980-10-21 | Ibm | Surface breakdown zener diode |
| DE2928758A1 (de) * | 1979-07-17 | 1981-02-05 | Bosch Gmbh Robert | Planare zenerdiode |
| NL7907680A (nl) * | 1979-10-18 | 1981-04-22 | Philips Nv | Zenerdiode. |
| JPS5856481A (ja) * | 1981-09-30 | 1983-04-04 | Fujitsu Ltd | ゲルマニウム受光素子の製造方法 |
| GB2113907B (en) * | 1981-12-22 | 1986-03-19 | Texas Instruments Ltd | Reverse-breakdown pn junction devices |
| DE3151437A1 (de) * | 1981-12-24 | 1983-07-07 | Deutsche Itt Industries Gmbh, 7800 Freiburg | "verfahren zum herstellen einer vergrabenen zenerdiode" |
| EP0109888A3 (en) * | 1982-11-12 | 1987-05-20 | FAIRCHILD CAMERA & INSTRUMENT CORPORATION | Subsurface zener diode |
-
1983
- 1983-10-31 US US06/547,103 patent/US4833509A/en not_active Expired - Fee Related
-
1984
- 1984-07-10 GB GB08417607A patent/GB2149205B/en not_active Expired
- 1984-09-13 JP JP59192434A patent/JPS60103679A/ja active Pending
- 1984-10-30 FR FR8416907A patent/FR2554276A1/fr active Pending
- 1984-10-31 DE DE19843439851 patent/DE3439851A1/de not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5085284A (ja) * | 1973-11-29 | 1975-07-09 | ||
| JPS5167078A (ja) * | 1974-12-09 | 1976-06-10 | Mitsubishi Electric Corp | Teidenatsudaioodo |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2149205A (en) | 1985-06-05 |
| GB2149205B (en) | 1987-05-13 |
| US4833509A (en) | 1989-05-23 |
| FR2554276A1 (fr) | 1985-05-03 |
| DE3439851A1 (de) | 1985-07-11 |
| GB8417607D0 (en) | 1984-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3202785B2 (ja) | モノリシック半導体装置及びその製造方法 | |
| US4099998A (en) | Method of making zener diodes with selectively variable breakdown voltages | |
| US4074293A (en) | High voltage pn junction and semiconductive devices employing same | |
| US4631561A (en) | Semiconductor overvoltage suppressor with accurately determined striking potential | |
| TWI503970B (zh) | 雙載子接面電晶體 | |
| JPH0324791B2 (ja) | ||
| JPS60103679A (ja) | 改良された集積回路の基準ダイオ−ド及びこれのための製造方法 | |
| JPH07297373A (ja) | 誘導性負荷要素に対する集積ドライバ回路装置 | |
| US3233305A (en) | Switching transistors with controlled emitter-base breakdown | |
| EP0327859B1 (en) | A vertical isolated-collector transistor of the PNP type incorporating a device for suppressing the effects of parasitic junction components | |
| US4032961A (en) | Gate modulated bipolar transistor | |
| US4661838A (en) | High voltage semiconductor devices electrically isolated from an integrated circuit substrate | |
| JPS62104156A (ja) | 電子半導体素子 | |
| JPS62104155A (ja) | 電子素子 | |
| EP0110320A1 (en) | A MOS transistor | |
| US6060763A (en) | Semiconductor device and method for producing same | |
| US4191964A (en) | Headless resistor | |
| US5569609A (en) | Bidirectional Shockley diode | |
| US3936856A (en) | Space-charge-limited integrated circuit structure | |
| US4331969A (en) | Field-controlled bipolar transistor | |
| GB2042259A (en) | Lateral pnp transistor | |
| US3267338A (en) | Integrated circuit process and structure | |
| US6121640A (en) | Monolithically integrated device with protective structure | |
| US3473975A (en) | Semiconductor devices | |
| JPH0397267A (ja) | ヘテロ接合アバランシェトランジスタ |