JPS6010363A - メモリアドレス指定方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は計算機を使用して主記憶部に記憶されている
制御プログラムの制御下にあって使用者のプログラム、
特に開発途上のプログラムの修正及び編集（以下デバッ
グという）において上記プログラムを一時的に記憶する
一時記憶部のアドレス指定方式に関するものである。

周知のごとく記憶部は数キロワードないし。

数１０キロワード単位のメモリ容量を持つメモリボード
の集合であって、それぞれのメモリボードは自己のメモ
リ容量にしたがってアドレスが設定されている。第１図
は従来の計算機の構成図を示し、第２図は従来のメモリ
マツプ図を示すもので９例えば１キロワ一ド単位のメモ
リボードが５゛個、即ち５キロワードの容量を持つ記憶
部（２）を示し、第２図に示す４桁の数字は、それぞれ
のメモリボードのアドレス領域を示す。

計算機を制御する制御プログラムは主記憶部（３）（第
２図において斜線で示す）に記憶されておシ、主記憶部
（３）のアドレス領域は計算機の機能上、ｏｏｏｏ番地
から制御プログラムの容量を満足する番地（第２図にお
いて１９９９番地）に設定されている。また一時記憶部
（４）（第２図において斜線で示す部分を除く部分）は
、計算機使用者が自由に使用できる領域で２０００番地
から４９９９番地が設定されている。上記主記憶部（３
）に記憶されている制御プログラムは、主記憶部（３１
Ｋ記憶されると、以後は繰シ返し読み出されて実行され
るのみで、主記憶部（３）内の一時書き込み領域への書
き込みを除いて、プログラムの書き込み及び修正する機
会はほとんどないと考えられる。反面、一時記憶部（４
）は計算機使用者が自由に使用できる記憶部で頻繁に書
き込まれたり修正が行われる。

一般に、一時記憶部（４）へある絶対アドレスでコンパ
イルされているプログラムを記憶する場合、上記プログ
ラムは上記プログラムの絶対アドレスと一致するアドレ
ス設定されている一時記憶部（４）に記憶される。プロ
グラムの実行も同称に、計算機全体を制御する制御部ｉ
ｌ＋はグログラムの絶対アドレスと一致したアドレスの
記憶部（２）のデータを読み出し、上記データの内容に
したかつで実行する。

したがって、プログラムを記憶し、実行するためには、
記憶部（２）にアドレスを設定しなければならない。

従来の主記憶部（３）及び一時記憶部（４）のアドレス
設定はメモリボード単位（第２図において１キロワ一ド
単位）にそれぞれ配線接続による固定、−１′たけスイ
ッチ等により半固定となっておシ配線接続の変更または
スイッチ等の設定を変更しない限り上記記憶部のアドレ
ス設定の変更はできない。上記のようにアドレス設定さ
れている一時記憶部（４）に使用者のプログラムを記憶
し実行する場合、上ｉピ使用者のプログラムは。

一時記憶部（４）に設定されているアドレスを絶対アド
レスとしてコンパイルされていなければならず、上記ア
ドレス以外のアドレスを絶対アドレスとしてコンパイル
されたプログラムは、実行はおろか記憶することもでき
ない０換言すれは使用者のプログラムの絶対アドレスと
、一時記憶部（４）に設定されるアドレスとは一致しな
ければならない。上記のことから、使用者のプログラム
は任意にアドレスを指定する事ができず、予め一時記憶
部（４）に設定されているアドレスの範囲でしか使用で
きない事になる。

例えば、他の計算機の制御プログラムとして使用目的の
ある開発途上のプログラムを、上記計算機を使用しデバ
ッグする場合であって、且つデバッグ終了後、他の計算
機の制御プログラムとして記憶される他の計算機の主記
憶部のアドレス領域と、デバッグのために上記計算機の
一時記憶部（４）のアドレス領域が異なる場合は。

絶対アドレスの異なる２種類のプログラム、即ちデバッ
グのために一時記憶部（４）に記憶したプログラムと、
上記一時記憶部（４）に記憶したプログラムのデバッグ
を終了した後、他の計算機の記憶部に設定されている絶
対アドレスでコンパイルをし直したプログラムが必要と
なシ、上記のように、他の計算機の制御プログラムとし
て。

他の計算機の記憶部に記憶し実行するためには二度コン
パイルを行うか、または、他の計算機の記憶部に設定さ
れているアドレスでコンパイルされたプログラムの絶対
アドレスに一致するように上記計算機の一時記憶部（４
）の固定アドレスに設定されている配線接続を変更する
か、またはスイッチにより半固定のアドレス設定を変更
しなければならない。

したがっていずれの変更作業も非常にわずられしいばか
シでなく、上記一時記憶部（４）のアドレス設定が現在
どのように設定されているか。

使用の都度常忙意識しなければならない等の欠点がある
。

この発明は、かかる欠点を除去し、廉価でしかも簡単な
装置構成で実用的なメモリアドレス指定方式を提供する
ものである。

以下第３図及び第４図に示すこの発明の一実施例につい
て説明する。第３図において、（１）は計算機全体を制
御する制御部、（３）は上記計算機を制御する制御プロ
グラムを記憶する主記憶部。

（４）は使用者のプログラムを一時的に記憶する一時記
憶部、（２）は上記主記憶部（３）及び一時記憶部（４
）の総体で図中破線で示す。（５）は入出力制御部、（
６）は入出力装置で、上記制御部（１）の制御によりプ
ログラムの入出力を行う、（８）は上記記憶部（２）の
アドレス指定を行い、且つ必要により上記主記憶部（３
）に対して使用禁止の禁止信号を作成するアドレス指定
部、（７）は使用者のプログラムを定められた方式に従
い物理的な信号または。

符号にして保持しているプログラム入力媒体である。

上記プログラム入力媒体（７）の内容は、媒体の先頭に
プログラムの初シを示す符号、続いてプログラムを記憶
する記憶部のアドレス情報、絶対番地でコンパイルされ
たプログラム、最後にプログラムの終端を示す定められ
た様式の一連の符号で構成されている。

上記のように構成された計算機を使用し、上記の構成を
持つプログラム入力媒体（７）のプログラムを一時記憶
部（４）に記憶し実行の過程を説明する。

上記プログラム入力媒体（７）のプログラムラ一時記憶
部（４）に記憶する場合、上記プログラムは、主記憶部
（３１Ｋ記憶されている制御プログラムに基づき、制御
部（１）の指令により、入出力装置（６）及び入出力制
御部（５）を径由して一時記憶部（４）に記憶される。

この時、制御部（１１はプログラム入力媒体（７）のア
ドレス情報の符号をアドレス情報信号として認識すると
上記アドレス情報信号をアドレス指定部（８）に伝送す
る。上記アドレス情報信号を受信したアドレス指定部（
８）は受信したアドレス情報信号忙基づきアドレス指定
信号を作成し、一時記憶部（４）のアドレス指定を行う
。その後プログラム入力媒体（７）のプログラムを上記
指定されたアドレスに従い順次一時配憶部（４）　Ｋ記
憶される。

一般に計算機の実行において、記憶部（２）の内容を読
み出したり、書き替えたりする場合、同一アドレスを持
つ複数個の記憶部の存在は許されない。また制御プログ
ラムがすでに存在する記憶領域、即ち主記憶部（３）へ
の書き込みは、制御プログラムによる一時書き込み領域
への書き込みを除いて有り得ない。

そこで、上記プログラム入力媒体（７）のアドレス情報
、即ち使用者のプログラムの絶対アドレス領域が、主記
憶部（３）のアドレス領域（第４図におりて斜線で示す
部分）と重複している場合は、上記制御プログラムがす
でに存在する記憶領域への書き込みに該当し、この動作
が禁止されるものである。このような場合、上記プログ
ラム入力媒体（７）のアドレス情報信号をアドレス指定
部（８）が受信し、主記憶部（３）のアドレス領域と重
複していると認識すると、アドレス指定部（８）は一時
記憶部（４）のアドレス指定を９例えば２０００＋ｍ（
ｍは使用者のプログラムの絶対アドレスを示し、且つｍ
が主記憶部（３）のアドレス領域と重複しているナトレ
スで第４図によれば（ｏｏｏｏ　）番地から（１９９９
）番地を示す）が行われ、上記２０００＋ｍで一時記憶
部（４）のアドレス指定を行う。以後上記アドレス指定
された一時配憶部（４）にプログラムが記憶される（第
４図において斜線で示す部分を除く領域）。プログラム
が全て一時記憶部（４）に記憶され、一時記憶部（４）
のプログラムが実行しようとした時に。

アドレス指定部（８）は一時記憶部（４）の指定アドレ
スを、使用者のプログラム入力媒体の絶対アドレス、即
ちｍで再度指定すると同時に主記憶部（３）Ｋ対して使
用禁止状態に設定を行い、使用者のプログラムのみ実行
可能にする。

この発明により、一時記憶部は任意なアドレス指定を可
能にするだけでなく、使用記憶容量も、主記憶部（３）
に配憶されている制御プログラムの使用範囲だけ拡張し
て使用できる、即ち制御プログラムの使用範囲である０
０００番地から１９９９番地のアドレスを使用者のプロ
グラムの絶対アドレスとして使用できる。上記の事から
使用者はプログラムの作成及び使用時点において、アド
レスの異なる２つのプログラム作成から解放され、一時
記憶部のアドレス設定状態を意識しなくてもよいことに
なる。

【図面の簡単な説明】

第１図は従来の計算機の構成図、第２図は従来の記憶部
のメモリマツプ図、第３図はこの発明の一実施例を示す
構成図、第４図はこの発明による記憶部のメモリマツプ
図である。図において、（１）は制御部、（２）は記憶
部、（３）は主記憶部、（４）は一時記憶部、（５）は
入出力制御部、（６）は入出力装置９（７）はプログラ
ム入力媒体、（８）はアドレス指定部である。尚図中間
−あるいは相当部分には同一符号を付して示しである。 代理人　大岩増雄 第２図 第３図

Claims (1)

1. 【特許請求の範囲】 計算機のメモリアドレス指定方式において。 上記計算機を、上記計算機全体を制御する制御部と、上
   記計算機を制御する制御プログラムを記憶する主記憶部
   と、上記計算機を使用するプログラムを一時的に記憶す
   る一時記憶部と、前記プログラムの入力媒体から電気信
   号忙変換する入出力装置と、上記電気信号に変換された
   プログラムを上記一時記憶部に記憶するだめの入出力制
   御部と、上記制御部から生ずるプログラム入力媒体のア
   ドレス情報に対応するアドレス情報信号に基づきアドレ
   ス指定信号を作成し。 その指定信号によシ上記一時記憶部のアドレス指定を行
   うアドレス指定部と忙より構成し、上記一時記憶部のア
   ドレスをプログラム入力媒体のアドレス情報により指定
   することを特徴とするメモリアドレス指定方式。