JPS60102063A - 画像信号補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は画像信号補正装置に係り、特に精度の低いＡ／
Ｄ変換回路を用いて高精度な補正を実現することにより
、簡単な回路となり単一チップのＬＳＩに構成すること
のできる画像信号補正装置に関する。

〔発明の背景〕

一般に、光セ／すとしてたとえば、ＣＣＤ（Ｃｈａｒｇ
ｅ　Ｃｏｕｐｌｅｄ　］）ｅｙｉｃｅ　）ラインセンサ
のように複数のフォトダイオードを一つのＩＣチップ上
に並べ、シリアルに出力するようなデノ（イスがある。

このようなデバイスの出力信号は、入力された光の強度
に応じたアナログ信号となる。一方、複数のフォトダイ
オードをまったく均一に作ることは困難である。したが
って、アナログ信号は、フォトダイオード個々の特性に
対応した画素ごとの感度斑が発生する。そして、このよ
うな画素ごとの感度斑は補正する必要があり、特に中間
調の読み取りを行うときには補正が重要となる。

従来、画素ごとの感度斑を補正するには、つぎのような
方法が用いられている。

前記光センサから歪信号のみを有するアナログ信号を出
力させる。具体的には全面にわたって白い原稿を読み取
ることによって得られる。しかし、このアナログ信号に
は、該光センサの感度斑による歪だけではなく、光源の
照明斑、レンズを用いるときの周辺光量の低下等による
歪も含まれる。

アナログ信号に含まれる歪の量は、かなり大さくアナロ
グ信号に対し５０−以上になることもある。

このような歪信号のみを有するアナログ１ｄ号をＡ、／
Ｄ変換回路によってＡ／Ｄ変換し、変換されたデジタル
信号を記憶回路に記憶する。つぎに、情報を含んだアナ
ログ信号が入力されると、該Ａ／Ｄ変換回路によってデ
ジタル信号に変換される。これと同期して記憶回路に記
憶された歪信号を読み出して、割り算を行うことによっ
て歪の補正されたデジタル信号が得られる。

したがって、従来の画像信号補正装置では、補、正梢此
の確保に高精１ｆＡ／Ｄｉ挨回路（例えば、８ビット程
度）で、しかも、通′Ａ（１〜５　Ｍ　Ｈｚ程度の画像
信号周波数にリアルタイムにより変換可能なものが必要
と芒れる。しかし、高速高精度Ａ／Ｄ変換回路は高価で
おるとともに、ＬＳＩとして作るときチップ面積が非常
に大さくなる。さらに、記憶回路の＄ｊ＋ｔもｄＡ／Ｄ
変換回路のビット数により該光センサの画素数だけ必要
となる。

また、デジタル割算器も必要となる。これらのことから
、高価になるとともに、回路の構成も複雑となシ信頼性
が低下するという欠点があった。

〔発明の目的〕

本発明の目的は、前記従来技術の欠点を解消し、精度の
低いＡ／Ｄ変換回路を用いて高鞘度な補正を実現すると
ともに、デジタル割ｎ：器を不用にすることによって簡
単な回路となり、単一チップのＬＳＩに構成することの
できる画像信号補正装置を提供することにある。

〔発明の概要〕

本発明は、前記目的を達成するため、画像信号が入力さ
れると、これに周期して記憶回路からの合否波形を再生
し、さらに、再生された総合歪波形を補正範囲設定回路
によって分圧した信号と再生されｆｃ、総合歪波形とを
レファレンス電圧として、Ａ／Ｄ変換回路により画像信
号が歪補正されるようにしたことを特徴とする。

〔発明の実施例〕

つぎに、本発明を図面を参照して詳しく説明する。

第１図は本発明の適用される画像信号補正装置の一実施
例を示すブロック図、第２図は第１図の動作を説明する
ための波形図である。第１図において、該画像信号補正
装置は、シェーディング歪をデジタル記憶する記憶回路
１と、アナログの画像信号をデジタル化するとともに記
憶回路からのデジタル信号によりシェーディング歪及び
光センサの感度斑を含んだ波形を再生するシェーディン
グ歪補正回路２と、該シェーディング歪補正回路２から
の信号を分圧してアナログ出力する補正範囲設定回路３
と、該シェーディング歪補正回路２及び該補正範囲設定
回路３からのアナログ（０号をレファレンス電圧として
映ｉ３！信号を補正）゛るとともにデジタル信号化する
Ａ／Ｄ変換回路４と、光センサ感度斑をデジタル記憶す
る記憶回路５とから構成されている。

ＤＩＪ記構成におい−ＣＸＦ＄シェーディング歪補正回
路２には、第２図１番目にあるようなアナログの画像信
号１００が人力される。金白の原稿を読み取ったにもか
かわらずシェーディング歪と光セ／すの感度斑とが含ま
れている。このよう々アナログの画像信号１００が入力
されると咳ンエーデイング歪補正回路２は、追従比較形
のＡ／Ｄ変換回路として動作するつそして、Ａ／Ｄ変換
されたデジタル信号は該記憶回路１に記憶される。つぎ
に、同じアナログの画像−＋ａ号１００が入力されると
、該記憶回路１から読み出されたデジタル信号が該シェ
ーディング歪補正回路２に与えられ、ゾエーディング歪
を再生する。シェーディング歪の再生された信号を該補
正範囲設定回路３によって分圧し、該Ａ／Ｄ変換回路４
のレファレンス電圧とする。すなわち、該Ａ／Ｄ変換回
路４は第２図２番目にある斜線部の範囲のアナログ信号
をＡ／Ｄ変換する。そして、該Ａ／Ｄ変換回路４によっ
てＡ／Ｄ変換されたデジタル信号は、光センサの感度斑
として該記憶回路５に記憶される。

つぎに、情報を含んだアナログの画像信号１００が該７
工−デイング歪補正回路２に入力されると、これに同期
して該記憶回路１からシェーディング歪、該記憶回路５
からは光センサの感度斑に対応したデジタル信号が読み
出される。これらの信号が共に該シェーディング歪補正
回路２に入力されると、該シェーディング歪補正回路２
はＤ／Ａ変換回路として動作し、第２図３番目の波形図
のようにシェーディング歪と光センサの感度斑とを含ん
だアナログ信号を再生する。該補正範囲設定回路３は、
該シェーディング歪補正回路２によって再生されたアナ
ログ信号を分圧し、第２図３番目のようなアナログ信号
を出力する。そして、該シェーディング歪補正回路２と
該補正範囲設定回路３との出力をレファレンス電圧とし
て、該Ａ／Ｄ変換回路４によって画像信号１ｏｏをデジ
タル信号２００に変換する。すなわち、シェーディング
歪と光センサの感度斑とが補正されたデジタル信号２０
０を該Ａ／Ｄ変換回路４の出力として得られる。

また、該Ａ／Ｄ変換回路４は、画像信号１００をリアル
タイムによってデジタル変換できるような高速のＡ／Ｄ
変換回路である。そして、第２図２番目の波形図にある
ように光センサの感度斑をＡ／Ｄ変換するとき、非常に
せまい範囲を指定することができる。このことは、該Ａ
／Ｄ変換回路４のビット数が小さくても十分な精度によ
ってＡ／Ｄ変換が可能なことを示している。

第３図は第１図の詳細な一実施例を示すブロック図であ
る。第３図において、第１図と異なるところは、構成品
の一部を詳細に示した点であり、第１図と同様の構成品
については説明を省略する。

アナログコンパレータＣＤからの信号により変化するカ
ウンタ２１と、記憶回路１及び５からの信号を加算回路
２２と、該加算回路２２からの信号をデコードするデコ
ーダ２３と、該デコーダ２３により選択されるトランジ
スタＴｒ２０−Ｔｒ２゜と、該トランジスタｌ１ｌｒ２
゜〜Ｔｒ２ユに電位を与える抵抗ストリング几２と、該
トランジスタＴｒ２０〜’ｌ’ｒ２．からの信号に応じ
て動作するオペアンプＯＰＩと、該トランジスタＴ　ｒ
２０　’□　Ｔ　ｒ２　ｍからの信号及び画像信号１０
０を比較するコンパレータＣＤとからシェーディング歪
補正回路２が構成される。

トランジスタＴ　ｒ　ａｏ−Ｔ　ｒ　３．、を選択する
レジスタ６と、トランジスタＴ　ｒ　３０−Ｔ　ｒ　３
ｍに電位を与える抵抗ストリングＲ３と、該レジスタ６
により選択されるトランジスタＴ　ｒ３Ｇ””Ｔ　ｒ　
３１１と、該トランジスタＴ　ｒ３ｏ　＝Ｔ　ｒ３．か
らの信号に応じて動作するオペアンプＯＰ２とから補正
範囲設定回路３が構成される。

γ補正トラフジスタ群４１を選択するレジスタ７と、γ
補正トラフジスタ群４１に電位を与える抵抗ストリング
几、と、該レジスタ７により選択されるγ補正トラフジ
スタ群４１と、該ｒ補正トランジスタ群４１からの信号
及び画像信号１００を比較するコンパレータＣ０〜Ｃユ
と、該コンパレータＣ０〜Ｃ１からの信号をバイナリ信
号に変換するバイナリエンコーダ４２とからＡ／Ｄ変換
回路４が構成される、 前記構成において、第２図１香目の画像信号１００が入
力されると、該抵抗ストリングＲ２のある電位が該トラ
ンジスタＴ！２゜〜Ｔｒ２．のいずれかがＯＮすること
によって選択され、該コンパレータＣＤ及び該オペアン
プＯＰＩに入力される。該コンパレータＣＤでは、該ト
ランジスタＴ　ｒ　２０−Ｔ　ｒ　２ユによって選択さ
れた電位と画像信号１００とが比較され、その結果の電
位差の大小により該カウンタ２１が増減される。このと
き、該加算回路２２は、全く動作せず該カウンタ２１の
信号は該デコーダ２３によってデコードされる。

すなわち、該トランジスタＴ　ｒ２０　”Ｔ　ｒ２１１
によつて選択された該抵抗ストリングＲ２の電位が画像
信号１００より大きいときはその電位が下がる方向に、
小さいときはその電位が上がる方向に該カウンタ２１が
増減される。このようなＡ／Ｄ変換の方式は追従比較形
と呼ばれる。該オペアンプＯＰ１の出力にはシェーディ
ング波形が現われる。

記憶回路１には該コンパレータＣＤからの信号が記憶さ
れる。

つぎに、第２図２番目の画像信号１００が入力されると
、該記憶回路１のデータが読み出され、これによって該
オペアンプＯＰＩの出力には前項の動作よりシェーディ
ング波形が再生されていることが容易に理解される。該
補正範囲設定回路３では、該レジスタ６によって選択さ
れた該トランジスタＴｒａｏ−Ｔｒｓｍに接続された該
抵抗ストリングＲ３の電位が該オペアンプＯＰ２に入力
される。該オペアンプＯＰ２の出力は、第２図２番目の
該補正範囲設定回路３の出力に相当する。さらに、該オ
ペアンプＯＰＩ及びＯＦ２の出力が該抵抗ストリングＲ
４のレファレンス電圧となり、第２図２番目に示した斜
線部分のＡ／Ｄ変換範囲が得られる。該抵抗ストリング
Ｒ４の各ノードの電位が該γ補正トランジスタ群４１を
通って該コンパレータＣ０〜ｃｍに入力される。γ補正
は該レジスタ７によって選択できる。γ補正に関しては
後で説明する。該コンパレータＣ０〜Ｃ１からの信号は
、該バイナリエンコーダ４２によってバイナリ信号に変
更し、該記憶回路５に記憶される。

また、第２図の第１番目と第２番目との動作をわけて説
明したが、同時に行うことも可能である。

さらに、第２図３番目の画像信号１００が入力されると
、これに同期してシェーディング歪を該記憶回路１から
、光センサの感度斑を該記憶回路５から読み出す。該記
憶回路１からの信号によって該カウンタ２１が動作し、
この値と該記憶回路５からの信号とを該加算回路２２に
より加算する。

該加算回路２２からの信号を該デコーダ２３を通すこと
によって、該トランジスタＴ　ｒ　２０−Ｔ　ｒ　ｚ　
ｍの出力にシェーディング歪と光センサの感度斑とを含
んだ波形が再生される。そして、該オペアンプＯＰ１よ
シ該抵抗ストリングＲ３及びＲ４に供給される。したが
って、該コンパレータＣ０〜ＣＢの出力にはシェーディ
ング歪と光センサの感度斑とを補正し、デジタル化され
た画像信号が得られる。

なお、該Ａ／Ｄ変換回路４の該コンパレータＣ０〜Ｃ１
は、ＬＳＩによって製作する場合も含め回路構成上大面
積が必要とされる。精度を上げるにはコンパレータがそ
れだけ多数必要となるが、本発明によれば高精度の補正
が少ない該コンノくレータＣ０〜Ｃ１によって達成され
る。

つぎに、精度よく前記各種歪を補正するのに必要な該抵
抗ストリングｎｚ　、Ｒｓ及び几４のノード電圧につい
て説明する。

第４図は第３図の抵抗ス）　ＩＪングのノード電圧を説
明するための画像信号の波形図である。第４図において
、該抵抗ストリング几２のレファレンス電圧Ｖｐ及びＶ
ＩＬが第４図のように与えられたとき、画像信号全ての
歪が（ＶＰ　ＶＢＬ）に対して７０チ以下であるとする
。このとき、電圧Ｖｐ近くにおいて発生した光センサの
感度後人と、よりＶＢＩ、に近い部分において発生した
光センサの感度斑Ｂは同じ精度によって補正する必要が
ある。

そのため、画像信号に対する量子化誤差は一定でなくて
はならない。いいかえれば、該抵抗ス）　ＩＪングＲ２
の各ノード間の電位差が一定となる必要がある。

簡単なようにＶｍＬ＝ＯＶ　とすれば （Ｖ３．Ｉ　Ｖ　−）／ｖ、　＝＝α　・・・（１）α
は一定、これより ■ヨ＝（１＋αど■。　・・・（２） によって表わされ、ノード電圧Ｖ、は等比級数になるこ
とがわかる。

つぎに、該抵抗ストリングＲ３のレファレンス電圧ＶＡ
ＤＬは、通常Ｖ　ｍ　ｔ、に等しくする。そして、該記
憶回路５からの最大の出力を加算して得られる該オペア
ンプＯＰＩからの出力に等しくなるように該レジスタ６
を設定し、該オペアンプＯＰ２の出力が決められる。

さらに、該γ補正トランジスタ群４１は、（２）式によ
って与えられる電位を作る。したがって、該Ａ／Ｄ変換
回路４の出力には、シェーディング歪と光センサの感度
斑とが高精度に補正された出力が得られる。

〔発明の効果〕

本発明は、前述したところより容易に理解されるように
、精度の低い人／Ｄ変換回路を用いて高精度な補正を実
現し、さらに、デジタル割算器を不用としたので、簡単
な回路となり、単一チップのＬＳＩに構成することがで
きるとともに信頼性の向上が図れるという利点がある。

【図面の簡単な説明】

第１図は本発明の適用される画像信号補正装置の一実施
例を示すブロック図、第２図は第１図の動作を説明する
ための波形図、第３図は第１図の詳細な一実施例を示す
ブロック図、第４図は第３図の抵抗ストリングのノード
電圧を説明するための画像信号の波形図でおる。 １．５・・・記憶回路、２・・・シェーディング歪補正
回路、３・・・補正範囲設定回路、４・・・Ａ／Ｄ変換
回路。

Claims (1)

【特許請求の範囲】
1. １、画像信号に含まれる歪を補正してデジタル化する画
   像信号補正装置において、前記画像信号補正装置は、上
   記歪のうちゆるやかな歪であるシェーディング歪を再生
   して補正するシェーディング歪補正回路と、該シェーデ
   ィング歪補正回路から出力される再生シェーディング波
   形を分圧して急激な歪を補正する範囲を定める補正範囲
   設定回路と、該補正範囲設定回路によって設定された範
   囲内の急激な歪をＡ、／Ｄ変換するＡ／Ｄ変換回路と、
   該Ａ／Ｄ変換回路によって変換された急激な歪のデータ
   を記憶する記憶回路とを備え、該記憶装置か゛らのデー
   タを該シェーディング歪補正回路に取り込み、シェーデ
   ィング歪及び急激な歪の両方の歪を含んだ総合歪波形を
   再生し、さらに、再生された総合歪波形を該補正範囲設
   定回路によって分圧した信号と再生された総合歪波形と
   をレファレンス電圧として、該Ａ／Ｄ変換回路により歪
   補正された画像信号が得られるように構成されたことを
   特徴とする画像信号補正装置。