JPS60101664A - バス回路の制御回路 - Google Patents
バス回路の制御回路Info
- Publication number
- JPS60101664A JPS60101664A JP20837083A JP20837083A JPS60101664A JP S60101664 A JPS60101664 A JP S60101664A JP 20837083 A JP20837083 A JP 20837083A JP 20837083 A JP20837083 A JP 20837083A JP S60101664 A JPS60101664 A JP S60101664A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gate
- tri
- state
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、テスト容易化設計された、例えばＬＳＩ等の
論理回路におけるトライステートゲート又はこれと同じ
機能を有する素子を用いたバス回路の制御回路に関する
ものである。
論理回路におけるトライステートゲート又はこれと同じ
機能を有する素子を用いたバス回路の制御回路に関する
ものである。
第１図は従来のこの種の回路の一例を示す構成ブロック
図で、ここではトライステートゲートを６個用いたもの
を示す。図において、１３Ｎｌｂ％１Ｃはいずれもトラ
イステートゲート、２は各トライスゲートＩａｓ １ｂ
１１Ｃへデータを出力するデータ出力回路、３は組合せ
回路で、各７リツプフロツブ回路４ａ、４ｂからの信号
を入力し、ドライステートゲ−ｚａｓ １ｂｓ １ｃに
オン・オフ制御信号を出力する。５はドライステートゲ
−ｚａｓ Ｉｂｓ １ｃの各出力を受けるゲートである
。この゛回路は、７リツプ７０ツブ回路４ａｓ４ｂに設
定された値により、組合せ回路３の出力値が定まり、ド
ライステートゲ−）１ａ〜１Ｃのオン略オフを制御する
もので、オンとなったトライステートゲートの出力がゲ
ート５に入力される。
図で、ここではトライステートゲートを６個用いたもの
を示す。図において、１３Ｎｌｂ％１Ｃはいずれもトラ
イステートゲート、２は各トライスゲートＩａｓ １ｂ
１１Ｃへデータを出力するデータ出力回路、３は組合せ
回路で、各７リツプフロツブ回路４ａ、４ｂからの信号
を入力し、ドライステートゲ−ｚａｓ １ｂｓ １ｃに
オン・オフ制御信号を出力する。５はドライステートゲ
−ｚａｓ Ｉｂｓ １ｃの各出力を受けるゲートである
。この゛回路は、７リツプ７０ツブ回路４ａｓ４ｂに設
定された値により、組合せ回路３の出力値が定まり、ド
ライステートゲ−）１ａ〜１Ｃのオン略オフを制御する
もので、オンとなったトライステートゲートの出力がゲ
ート５に入力される。
テスト容易化設計された従来のこの様なバス制御回路は
、テスト準備動作時に７リツブフロツプ回路４ａ、４ｂ
に任意の値が設定された場合、トライステートゲート１
８〜１ｃの複数個が同時にオンとなる場合や、すべてが
同時にオフとなる場合があり、トライステートゲート間
に大電流が流れたり、又バスの出力が不定になるなどの
欠点があった。
、テスト準備動作時に７リツブフロツプ回路４ａ、４ｂ
に任意の値が設定された場合、トライステートゲート１
８〜１ｃの複数個が同時にオンとなる場合や、すべてが
同時にオフとなる場合があり、トライステートゲート間
に大電流が流れたり、又バスの出力が不定になるなどの
欠点があった。
本発明は、従来回路におけるこのような欠点に鑑みてな
されたもので、複数個のトライステートゲートが同時に
オンになることを抑制することができ、又バス出力が不
定とならないバス回路の制御回路を実現しようとするも
ので、各トライステートゲートのオン・オフを制御する
制御信号系路にそれぞれゲート回路を挿入するとともに
、このゲート回路の一方の入力端に、テスト準備動作時
には、少なくともひとつのゲート回路の出力力心１〃に
、少なくとも他のひとつのゲート回路の出力が％ＯＮに
同時になるような信号を与えるようにした点に特徴があ
る。
されたもので、複数個のトライステートゲートが同時に
オンになることを抑制することができ、又バス出力が不
定とならないバス回路の制御回路を実現しようとするも
ので、各トライステートゲートのオン・オフを制御する
制御信号系路にそれぞれゲート回路を挿入するとともに
、このゲート回路の一方の入力端に、テスト準備動作時
には、少なくともひとつのゲート回路の出力力心１〃に
、少なくとも他のひとつのゲート回路の出力が％ＯＮに
同時になるような信号を与えるようにした点に特徴があ
る。
第２図は本発明に係る回路の一例を示す構成ブロック図
である。図において、６は入力端子、７ａ１７ｂはトラ
イステートゲート１ａ、１ｂのオン・オフを制御する制
御信号系路（組合せ回路乙に接続される信号系路）にそ
れぞれ挿入したアンドゲート回路８はトライステートゲ
ート１ＣのオフＯオフを制御する信号系路に挿入したオ
アゲート回路である。アンドゲート回路７ａ、７ｂは一
方の入力端にそれぞれ組合せ回路ろからの信号が印加さ
れ、他方の入力端にそれぞれ入力端子６からの信号が印
加される。また、オアゲート回路８の一方の入力端には
組合せ回路６からの信号が印加され、他方の入力端には
インバータ回路９を介して入力端子６からの信号が印加
される。他の構成は第１図回路と同様である。
である。図において、６は入力端子、７ａ１７ｂはトラ
イステートゲート１ａ、１ｂのオン・オフを制御する制
御信号系路（組合せ回路乙に接続される信号系路）にそ
れぞれ挿入したアンドゲート回路８はトライステートゲ
ート１ＣのオフＯオフを制御する信号系路に挿入したオ
アゲート回路である。アンドゲート回路７ａ、７ｂは一
方の入力端にそれぞれ組合せ回路ろからの信号が印加さ
れ、他方の入力端にそれぞれ入力端子６からの信号が印
加される。また、オアゲート回路８の一方の入力端には
組合せ回路６からの信号が印加され、他方の入力端には
インバータ回路９を介して入力端子６からの信号が印加
される。他の構成は第１図回路と同様である。
この様に構成した装置の動作を次に説明する。
通常動作の時は、入力端子６に気１＃の信号（例えばハ
イレベルの信号）を印加する。これにより、各アンドゲ
ート回路７ａ、７ｂは開（導通状態）となり、また、オ
アゲート回路８の入力端には％Ｏｌが印加され、各ゲー
ト回路７ａ、７ｂ及び８の出力値は、組合せ回路３から
と同じものとなって１第１図回路と同様の動作を行なう
。
イレベルの信号）を印加する。これにより、各アンドゲ
ート回路７ａ、７ｂは開（導通状態）となり、また、オ
アゲート回路８の入力端には％Ｏｌが印加され、各ゲー
ト回路７ａ、７ｂ及び８の出力値は、組合せ回路３から
と同じものとなって１第１図回路と同様の動作を行なう
。
これに対し、例えば、テスト準備動作のように、フリツ
プフロツプ回路４ａ、４ｂに任意の値が設定されること
により、トライステートゲート１ａ〜１Ｃのいずれもが
同時にオン又はオフになるおそれがある場合には、入力
端子６に％ｏＩの信号（例えばロウレベルの信号）を印
加する。これにより各アンドゲート回路７ａｓ７ｂは閉
（非導通状態）となり、また、オアゲート回路８の入力
端には％１１が印加される。従って、各７リツプフロツ
ブ回路４ａ、４ｂの出力値にかかわらず、トライステー
トゲート１ａ１１ｂはオフに、また、トライステート１
ｃはオンとなる。
プフロツプ回路４ａ、４ｂに任意の値が設定されること
により、トライステートゲート１ａ〜１Ｃのいずれもが
同時にオン又はオフになるおそれがある場合には、入力
端子６に％ｏＩの信号（例えばロウレベルの信号）を印
加する。これにより各アンドゲート回路７ａｓ７ｂは閉
（非導通状態）となり、また、オアゲート回路８の入力
端には％１１が印加される。従って、各７リツプフロツ
ブ回路４ａ、４ｂの出力値にかかわらず、トライステー
トゲート１ａ１１ｂはオフに、また、トライステート１
ｃはオンとなる。
上記の実施例はデータ出力回路２の出力をトライステー
トゲート１ａ〜１Ｃに印加するものであるが、トライス
テートゲートと同じ機能をなす素子であれば、他の素子
を用いてもよい。また、組合せ回路乙には、フリップフ
レ７ブ回路以外の回路から、％１Ｎ又は％ＯＩの信号が
印加されるようにしてもよい。
トゲート１ａ〜１Ｃに印加するものであるが、トライス
テートゲートと同じ機能をなす素子であれば、他の素子
を用いてもよい。また、組合せ回路乙には、フリップフ
レ７ブ回路以外の回路から、％１Ｎ又は％ＯＩの信号が
印加されるようにしてもよい。
以上説明したように、本発明によれば、テスト準備動作
時に、入力端子６に％Ｏ１の信号を印加しておくことに
より、複数個のドライステートゲ−）ｌａ〜１Ｃが同時
にオン又はオフになることが抑制でき、またバス出力が
不定とならないバス回路の制御回路が実現できる。
時に、入力端子６に％Ｏ１の信号を印加しておくことに
より、複数個のドライステートゲ−）ｌａ〜１Ｃが同時
にオン又はオフになることが抑制でき、またバス出力が
不定とならないバス回路の制御回路が実現できる。
第１図は従来回路の一例を示す構成ブロック図、第２図
は本発明に係る回路の一例を示す構成プルツク図である
。 １ａ〜１Ｃ・・・トライステートゲート ２・・・デー
タ出力回路 ６・・・組合せ回路 ５・・・ゲート回路
８・・・オアゲート回路 ９・・・インバータ回路なお
、各図中同一符号は同−又は相当部分を示すものとする
。 代理人 弁理士 木 村２．三Ｊ１朗 第１図 第２図 へ
は本発明に係る回路の一例を示す構成プルツク図である
。 １ａ〜１Ｃ・・・トライステートゲート ２・・・デー
タ出力回路 ６・・・組合せ回路 ５・・・ゲート回路
８・・・オアゲート回路 ９・・・インバータ回路なお
、各図中同一符号は同−又は相当部分を示すものとする
。 代理人 弁理士 木 村２．三Ｊ１朗 第１図 第２図 へ
Claims (1)
- （１）データ出力回路からのデータを入力する複数個の
トライスゲートと、この複数個のトライステートゲート
のオン・オフを制御する信号系路とを有し、テスト容易
化設計されたバス回路において、前記複数個のトライス
テートゲートのオフｅオフを制御する制御信号系路にそ
れぞれゲート回路を挿入するとともに、これら各ゲート
回路の一方の入力端に他方の入力端の信号の状態にかか
わらず、少なくともひとつのゲート回路の出力が１１１
少なくとも他のひとつのゲーを回路の出力が亀ＯＩに同
時になる信号を与える回路手段を接続したことを特徴と
するバス回路の制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20837083A JPS60101664A (ja) | 1983-11-08 | 1983-11-08 | バス回路の制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20837083A JPS60101664A (ja) | 1983-11-08 | 1983-11-08 | バス回路の制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60101664A true JPS60101664A (ja) | 1985-06-05 |
Family
ID=16555158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20837083A Pending JPS60101664A (ja) | 1983-11-08 | 1983-11-08 | バス回路の制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60101664A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5077582A (en) * | 1988-05-17 | 1991-12-31 | Monitel Products Corp. | Photocopy monitoring system |
| US5293196A (en) * | 1991-04-18 | 1994-03-08 | Canon Kabushiki Kaisha | Communication control apparatus for monitoring a condition of a machine and for transmittiing the condition to an external apparatus |
| US5359391A (en) * | 1991-04-18 | 1994-10-25 | Canon Kabushiki Kaisha | Equipment control apparatus |
| US5488454A (en) * | 1991-04-18 | 1996-01-30 | Canon Kabushiki Kaisha | Control of equipment and of communication with plural units of equipment |
| US5894416A (en) * | 1991-04-18 | 1999-04-13 | Canon Kabushiki Kaisha | Equipment control unit |
| US6064915A (en) * | 1991-04-18 | 2000-05-16 | Canon Kabushiki Kaisha | Equipment control apparatus |
-
1983
- 1983-11-08 JP JP20837083A patent/JPS60101664A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5077582A (en) * | 1988-05-17 | 1991-12-31 | Monitel Products Corp. | Photocopy monitoring system |
| US5293196A (en) * | 1991-04-18 | 1994-03-08 | Canon Kabushiki Kaisha | Communication control apparatus for monitoring a condition of a machine and for transmittiing the condition to an external apparatus |
| US5359391A (en) * | 1991-04-18 | 1994-10-25 | Canon Kabushiki Kaisha | Equipment control apparatus |
| US5420667A (en) * | 1991-04-18 | 1995-05-30 | Canon Kabushiki Kaisha | Communication control apparatus for monitoring a condition of an image forming apparatus and inhibiting transmission of data when a power supply means is turned off |
| US5488454A (en) * | 1991-04-18 | 1996-01-30 | Canon Kabushiki Kaisha | Control of equipment and of communication with plural units of equipment |
| US5493364A (en) * | 1991-04-18 | 1996-02-20 | Canon Kabushiki Kaisha | Equipment control apparatus having means to communicate with a centralized control apparatus |
| US5894416A (en) * | 1991-04-18 | 1999-04-13 | Canon Kabushiki Kaisha | Equipment control unit |
| US6064915A (en) * | 1991-04-18 | 2000-05-16 | Canon Kabushiki Kaisha | Equipment control apparatus |
| US6112035A (en) * | 1991-04-18 | 2000-08-29 | Canon Kabushiki Kaisha | Equipment control apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0562705B2 (ja) | ||
| JPS63263480A (ja) | 半導体集積論理回路 | |
| JPS60101664A (ja) | バス回路の制御回路 | |
| JPH04248483A (ja) | 半導体集積回路 | |
| JPH083514B2 (ja) | カウンタ・テスト装置 | |
| JPH0644031B2 (ja) | テスト回路 | |
| JP2713123B2 (ja) | 論理回路およびその試験方法 | |
| JPH1194914A (ja) | スキャンパス制御回路 | |
| JP2953713B2 (ja) | 半導体集積回路 | |
| JPH039428B2 (ja) | ||
| JP2811716B2 (ja) | マイクロコンピュータ | |
| JPH05264647A (ja) | 半導体装置のテスト回路 | |
| JPH0576775B2 (ja) | ||
| JPH04369490A (ja) | 半導体集積回路 | |
| JPH10111345A (ja) | スキャンテスト回路 | |
| JPH0682533A (ja) | 半導体集積回路 | |
| JPS62192676A (ja) | 半導体集積回路装置 | |
| JPS62239259A (ja) | マイクロコンピユ−タ | |
| JPS61265587A (ja) | Ｌｓｉ試験用回路 | |
| JPH0831785B2 (ja) | ディジタル位相比較器 | |
| JPH02205109A (ja) | スキヤンラッチ回路 | |
| JPH02137242A (ja) | ディジタル集積回路 | |
| JPS6188169A (ja) | テスト信号発生回路 | |
| JPS6093362A (ja) | 集積回路素子搭載ユニツトの試験方式 | |
| JPS59229924A (ja) | 集積回路用論理回路 |