JPS5988858A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPS5988858A JPS5988858A JP57198605A JP19860582A JPS5988858A JP S5988858 A JPS5988858 A JP S5988858A JP 57198605 A JP57198605 A JP 57198605A JP 19860582 A JP19860582 A JP 19860582A JP S5988858 A JPS5988858 A JP S5988858A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- lead frame
- semiconductor device
- plastic
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は樹脂封止型半導体装置に係り、特に製造時の
いわゆるモールド変動による特性７Ａゝ動を防＋）−し
た半導体装置に関する。
いわゆるモールド変動による特性７Ａゝ動を防＋）−し
た半導体装置に関する。
従来、プラスチックパッケージ型半導体装置は第１図に
示すような構成になっている。すなわち、リードフレー
ム１の半導体素子２を取着するリードに、半導体素子２
の動作時に発生する熱を放熱するだめの放熱フィン３を
固着する。
示すような構成になっている。すなわち、リードフレー
ム１の半導体素子２を取着するリードに、半導体素子２
の動作時に発生する熱を放熱するだめの放熱フィン３を
固着する。
前記半導体素子２に対して金線４左とによるワイヤリン
グを行りた後、リードフレーム１のリードの一部が露出
するようにプラスチック成形金型に上記したリードフレ
ームを収納する。次に、プラスチック樹脂を前記金型の
注入孔から注入した後、前記プラスチック樹脂を硬化さ
せるために加熱、例えば１６０℃乃至１８０℃の温度で
加熱してプラスチックモールドを行う。
グを行りた後、リードフレーム１のリードの一部が露出
するようにプラスチック成形金型に上記したリードフレ
ームを収納する。次に、プラスチック樹脂を前記金型の
注入孔から注入した後、前記プラスチック樹脂を硬化さ
せるために加熱、例えば１６０℃乃至１８０℃の温度で
加熱してプラスチックモールドを行う。
このモールドの後、金型を取去って半導体装置を形成し
たものである。−上記金型はリードフレーム１の面を基
準に上下に形成されるプラスチック樹脂の厚さを同じに
構成していた。
たものである。−上記金型はリードフレーム１の面を基
準に上下に形成されるプラスチック樹脂の厚さを同じに
構成していた。
上記のようなプラスチックパッケージを月ｊいた半導体
装置を計度した結果、モールド後の電気的特性の劣下す
る素子が多く、歩留りを著るしく悪くした。本発明者は
上記歩留り対策を行った結果、次のような理由で歩留り
低下が発生していることが判明した。すなわち、放熱フ
ィン３に使われる金属の熱膨張係数αｌとプラスチック
樹脂の熱膨張係数α２はα２〉α１の関係にあるため、
プラスチック樹脂モールド時の加熱工程から常温に戻る
際に、リードフレームの上側と放熱フィン３の埋込まれ
た下側とで収縮率に差が生じ、第２図に示すように歪み
を生じる。そして、この歪みによりプラスチックモール
ド前の半導体素子の電気特性とモールド後の半導体素子
の電気特性に差が生じ（モールド変動と呼ばれている）
、これにより封止後のテストで歩留りが低下することが
判った。さらに、これは放熱フィン３を埋込んだ側と埋
込まない側の樹脂の厚さが同じために樹脂封止後の収縮
率が異ることに基因していることが判った。
装置を計度した結果、モールド後の電気的特性の劣下す
る素子が多く、歩留りを著るしく悪くした。本発明者は
上記歩留り対策を行った結果、次のような理由で歩留り
低下が発生していることが判明した。すなわち、放熱フ
ィン３に使われる金属の熱膨張係数αｌとプラスチック
樹脂の熱膨張係数α２はα２〉α１の関係にあるため、
プラスチック樹脂モールド時の加熱工程から常温に戻る
際に、リードフレームの上側と放熱フィン３の埋込まれ
た下側とで収縮率に差が生じ、第２図に示すように歪み
を生じる。そして、この歪みによりプラスチックモール
ド前の半導体素子の電気特性とモールド後の半導体素子
の電気特性に差が生じ（モールド変動と呼ばれている）
、これにより封止後のテストで歩留りが低下することが
判った。さらに、これは放熱フィン３を埋込んだ側と埋
込まない側の樹脂の厚さが同じために樹脂封止後の収縮
率が異ることに基因していることが判った。
この発明は上記点に鑑みてなされたもので、モールド変
動による歩留りの低下を防止した構成の樹脂封止型半導
体装置を提供するものである。
動による歩留りの低下を防止した構成の樹脂封止型半導
体装置を提供するものである。
すなわち、リードフレームを用いたプラスチックパッケ
ージ型半導体装置において、リードフレームの上側（一
方面側）に設けられるプラスチック樹脂と、下側（他方
面側）に設けられるプラスチック樹脂の厚さを、夫々の
樹脂の収縮率が等しくなるように異なる厚さにした半導
体装置を構成することにより、歩留りを改善したもので
ある。
ージ型半導体装置において、リードフレームの上側（一
方面側）に設けられるプラスチック樹脂と、下側（他方
面側）に設けられるプラスチック樹脂の厚さを、夫々の
樹脂の収縮率が等しくなるように異なる厚さにした半導
体装置を構成することにより、歩留りを改善したもので
ある。
次に、この発明の実施例を第３図を参照して説明する。
リードフレーム２１例えば銅板等からフレームに支持さ
れた多数のリードを設けた構造に打抜いたリードフレー
ムの、半導体素子取着リードに放熱フィン２２を固着す
る。この放熱フィン２２は熱良導体を選択し、例えば金
匡の銅、真鍮、ベリリアで形成する。このようにリード
フレーム２１に放熱フィン２２を固着したリードに半導
体素子２３を取着する。この半導体素子２３はダイオー
ド、トランジスタ集積回路、超ＬＳＩなど何れでもよく
、リードに５ｌ−Ａｕ 、 ８ｌ−ＡＬの共晶などによ
り融着する。
れた多数のリードを設けた構造に打抜いたリードフレー
ムの、半導体素子取着リードに放熱フィン２２を固着す
る。この放熱フィン２２は熱良導体を選択し、例えば金
匡の銅、真鍮、ベリリアで形成する。このようにリード
フレーム２１に放熱フィン２２を固着したリードに半導
体素子２３を取着する。この半導体素子２３はダイオー
ド、トランジスタ集積回路、超ＬＳＩなど何れでもよく
、リードに５ｌ−Ａｕ 、 ８ｌ−ＡＬの共晶などによ
り融着する。
次に、融着された半導体素子２３の周囲に配設されてい
る他の複数のリードと半導体素子２３の電極とを電気的
に接続、例えば金あるいはアルミニウム等の細線２４な
どによりボンディングする。その後、プラスチックモー
ルドを行う。
る他の複数のリードと半導体素子２３の電極とを電気的
に接続、例えば金あるいはアルミニウム等の細線２４な
どによりボンディングする。その後、プラスチックモー
ルドを行う。
即ち、リードフレーム２１のリードの一部が露出するよ
うに構成したプラスチック成形金型を配設する。このプ
ラスチック成形金型の注入孔からプラスチック樹脂２５
を注入する。このプラスチック樹脂２５は半導体素子２
３のエンキャップ剤であれば何れでも良く、例えば「ス
コッチキャスト２８２−ＡＪと１スコツチキヤス）２８
２−ＢＪを３：２の割合で混合した液を５− 注入する。この注入した液を加熱、例えば、１２０℃で
２時間熱処理し、常温に戻すことにより硬化させる。こ
のようにして、プラスチック樹脂２５が硬化した後、プ
ラスチック成形金型を取り除く。その後、リードフレー
ム２１のリードをフレームから切り離してプラスチ・□
ツクパッケージ型半導体装置を構成する。この装置にお
いて、この発明はプラスチック樹脂の厚さがリードフレ
ーム２１面を基準として異なることである。この実施例
では、図中上側の樹脂厚ω２と、埋込まれた放熱フィン
２２のある下側の樹脂厚ωｌとがωｌ〉ω２なる関係と
なるように構成することである。即ち、上側の樹脂２５
にと下側の樹脂２５Ｂの熱収縮率が等しくなるように夫
々の厚さを選択することである。
うに構成したプラスチック成形金型を配設する。このプ
ラスチック成形金型の注入孔からプラスチック樹脂２５
を注入する。このプラスチック樹脂２５は半導体素子２
３のエンキャップ剤であれば何れでも良く、例えば「ス
コッチキャスト２８２−ＡＪと１スコツチキヤス）２８
２−ＢＪを３：２の割合で混合した液を５− 注入する。この注入した液を加熱、例えば、１２０℃で
２時間熱処理し、常温に戻すことにより硬化させる。こ
のようにして、プラスチック樹脂２５が硬化した後、プ
ラスチック成形金型を取り除く。その後、リードフレー
ム２１のリードをフレームから切り離してプラスチ・□
ツクパッケージ型半導体装置を構成する。この装置にお
いて、この発明はプラスチック樹脂の厚さがリードフレ
ーム２１面を基準として異なることである。この実施例
では、図中上側の樹脂厚ω２と、埋込まれた放熱フィン
２２のある下側の樹脂厚ωｌとがωｌ〉ω２なる関係と
なるように構成することである。即ち、上側の樹脂２５
にと下側の樹脂２５Ｂの熱収縮率が等しくなるように夫
々の厚さを選択することである。
従って、前記プラスチック成形金型の形状もωｌ〉ω２
を満足するように構成されていることである。
を満足するように構成されていることである。
このように構成すると、半導体装置の製造時特に樹脂モ
ールド工程でのリードフレーム面に ６− 対して上側と下側の樹脂について加熱後の冷却時の収縮
率が等しくなるため、従来のような歪みも発生せず、半
導体素子２３の電気特性の劣化を防止できる。
ールド工程でのリードフレーム面に ６− 対して上側と下側の樹脂について加熱後の冷却時の収縮
率が等しくなるため、従来のような歪みも発生せず、半
導体素子２３の電気特性の劣化を防止できる。
上記実施例では、放熱フィンと半導体素子とをリードフ
レームに対して表裏面の関係に配設したが、半導体素子
と同一面に放熱フィン設けても、何れにしても上、工夫
々の側に設けられるプラスチック樹脂の厚さを変えて、
加熱後の冷却時の収縮率の差をなくす手段であれば倒れ
・でも良い。さらに、プラスチック樹脂は何れでも良い
が、プラスチック中の不純物イオンによる半導体素子の
汚染を防止する場合は、例えば高純度に精製された原料
から合成されたビスフェノールＡタイプエポキシレジン
に附加タイプシリコンレジンを共重合させたシリコンレ
ジン含有エポキシレジンをエンキャップ剤として用いる
と良い。
レームに対して表裏面の関係に配設したが、半導体素子
と同一面に放熱フィン設けても、何れにしても上、工夫
々の側に設けられるプラスチック樹脂の厚さを変えて、
加熱後の冷却時の収縮率の差をなくす手段であれば倒れ
・でも良い。さらに、プラスチック樹脂は何れでも良い
が、プラスチック中の不純物イオンによる半導体素子の
汚染を防止する場合は、例えば高純度に精製された原料
から合成されたビスフェノールＡタイプエポキシレジン
に附加タイプシリコンレジンを共重合させたシリコンレ
ジン含有エポキシレジンをエンキャップ剤として用いる
と良い。
μ上説明したように本発明装置によれば、リードフレー
ムの一方面側と他方面側の封止用樹脂の厚さを、夫々収
縮率が等しくなるように変えたことにより、冷却工程に
おける歪みを改善できるため、半導体素子特性劣化を防
止できる効果がある。
ムの一方面側と他方面側の封止用樹脂の厚さを、夫々収
縮率が等しくなるように変えたことにより、冷却工程に
おける歪みを改善できるため、半導体素子特性劣化を防
止できる効果がある。
第１図は従来の樹脂封止型半導体装置を説明するだめの
断面図、第２図は第１図のプラスチソクモールド工程に
よる外囲器の歪み状態説明図、第３図はこの発明装置の
実施例を説明するだめの断面図である。 ２Ｉ・・・リードフレーム、２２・・・放熱フィン、２
３・・・半導体素子、２４・・・全線、２５・・・プラ
スチック樹脂。
断面図、第２図は第１図のプラスチソクモールド工程に
よる外囲器の歪み状態説明図、第３図はこの発明装置の
実施例を説明するだめの断面図である。 ２Ｉ・・・リードフレーム、２２・・・放熱フィン、２
３・・・半導体素子、２４・・・全線、２５・・・プラ
スチック樹脂。
Claims (2)
- （１）リードフレームを用いた樹脂封止型半導体装置に
おいて、リードフレームの一方面側に設けられた封止用
樹脂と、他方面側に設けられる封止用樹脂との厚さを、
夫々の樹脂の収縮率が等しくなるように変えたことを特
徴とする樹脂封止型半導体装置。 - （２）前記リードフレームに設けられる半導体素子と反
対側面に放熱フィンを設けた半導体装置において、放熱
フィンを設けた側の封止用樹脂の厚さを半導体素子を設
けた側よりも厚くしたことを特徴とする特許請求の範囲
第１項記載の樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57198605A JPS5988858A (ja) | 1982-11-12 | 1982-11-12 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57198605A JPS5988858A (ja) | 1982-11-12 | 1982-11-12 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5988858A true JPS5988858A (ja) | 1984-05-22 |
Family
ID=16393970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57198605A Pending JPS5988858A (ja) | 1982-11-12 | 1982-11-12 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5988858A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2597261A1 (fr) * | 1986-04-11 | 1987-10-16 | Aix Les Bains Composants | Boitier d'encapsulation de circuits integres a dissipation thermique amelioree, et procede de fabrication |
-
1982
- 1982-11-12 JP JP57198605A patent/JPS5988858A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2597261A1 (fr) * | 1986-04-11 | 1987-10-16 | Aix Les Bains Composants | Boitier d'encapsulation de circuits integres a dissipation thermique amelioree, et procede de fabrication |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2509607B2 (ja) | 樹脂封止型半導体装置 | |
| US7671453B2 (en) | Semiconductor device and method for producing the same | |
| US5539218A (en) | Semiconductor device and resin for sealing a semiconductor device | |
| JP2982126B2 (ja) | 半導体装置およびその製造方法 | |
| KR20210022271A (ko) | 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법 | |
| JPH03268351A (ja) | 半導体装置 | |
| US20220199502A1 (en) | Multiple substrate package systems and related methods | |
| JPH0422162A (ja) | リードフレームおよびそれを用いた半導体集積回路装置 | |
| JP2001118961A (ja) | 樹脂封止型電力用半導体装置及びその製造方法 | |
| JPS60137041A (ja) | 樹脂封止形半導体装置 | |
| JPH01235261A (ja) | 半導体装置及びその製造方法 | |
| JPS5988858A (ja) | 樹脂封止型半導体装置 | |
| JPH077110A (ja) | 半導体装置 | |
| TW591727B (en) | Method for producing a protection for chip edges and arrangement for the protection of chip edges | |
| JPH0582672A (ja) | 半導体装置及びその製造方法 | |
| JPH0661391A (ja) | 液冷却型半導体装置及びその製造方法 | |
| JPS61194755A (ja) | 半導体装置 | |
| US20230386959A1 (en) | Chip heat dissipating structure, process and semiconductor device | |
| JP2814006B2 (ja) | 電子部品搭載用基板 | |
| JPH0415942A (ja) | 半導体装置 | |
| JPS598362A (ja) | 半導体装置 | |
| JPH0964252A (ja) | 半導体装置 | |
| JPH11307559A (ja) | 半導体装置の製造方法 | |
| CN116705721A (zh) | 半导体装置 | |
| JPH088384A (ja) | 半導体装置及びその製造方法 |