JPS5986224A - レジスト除去方法 - Google Patents

レジスト除去方法

Info

Publication number
JPS5986224A
JPS5986224A JP19647282A JP19647282A JPS5986224A JP S5986224 A JPS5986224 A JP S5986224A JP 19647282 A JP19647282 A JP 19647282A JP 19647282 A JP19647282 A JP 19647282A JP S5986224 A JPS5986224 A JP S5986224A
Authority
JP
Japan
Prior art keywords
gas
resist
oxygen
reduced
produced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19647282A
Other languages
English (en)
Inventor
Yuichiro Yamada
雄一郎 山田
Masuo Tanno
丹野 益男
Shinichi Mizuguchi
水口 信一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP19647282A priority Critical patent/JPS5986224A/ja
Publication of JPS5986224A publication Critical patent/JPS5986224A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 Φ≠一方法に関するものである。
ス単体のプラズマによシレジストのアラシンフカなされ
ていた。すなわちレジストは炭素Cと水素Hを主成分と
するが、これにプラズマにより活性化された酸素ラジカ
ルが反応して、C02とH2Oの反応生成物を生成し、
レジストを除去していた。
しかしながら、半導体の製造工程において、電極配線用
のAt膜形成後のレジスト除去工程においては次のよう
な問題があった。
第1は電極配線用のAt膜のエツチング後のレジストア
ッシング、第2は電極配線後の表面保護膜に外部電極を
取り出すための電極窓あけ用の表面保護膜のエツチング
後のレジストアッシングにおいては、At膜表面が酸素
ラジカルと反応してAtの酸化膜を生成し、これがため
に後工程のワイヤボンデング工程においてボンデング不
良を生ずるという欠点を有していた。
発明の目的 本発明は上記欠点に鑑み、レジストアッシングを酸素ガ
スのみでなく、還元性のガスを混合した混合ガスのプラ
ズマを用いることによって、At表面の酸化物が生成す
るこ表を防止するレジストアッシング方法を提供するも
のである。
発明の構成 本発明は、半導体基板上のレジストをアッシングするレ
ジストアッシングにおいて酸素ガスに還元性ガスを混合
しれ混合ガスのプラズマを用いることを特徴とするもの
であり混合ガスとしては、例えば、水素ガスや、アンモ
ニアのように水素を含むガス、あるのは−酸化炭素ガス
を混合した混合ガスを用いることによって、従来の欠点
であった半導体基板上のA7表面に酸化物が生成するこ
とを防止するという特有の効果を有する。
実施例の説明 以下本発明の一実施例について、図面を参照しながら説
明する。
第1図は本発明を実施するために最適な装置構成を示す
ものである。第1図において、1は真空容器、2はウェ
ハーの取入取出用の開閉扉、3は真空排気管で真空排気
装置4に接続されている。
5はガス供給管、6は酸素ガス容器、7は還元性ガス容
器、sa、sbはガス供給用のバルブ、9a。
9bは流量計である。10a 、 1obはRF電極で
RFJi源11に心気的に接続されている。12はレジ
ストアッシングすべきウェハーである。
以上のように構成されたプラズマアッシング族、 置に
ついて、以下その動作を説明する。1ず、文空排気装置
4により真空容器1内を真空排気する。
次にバルブ8a、8bを開いて酸素ガスおよび還元性ガ
スを真空容器1内に導入し、RF電源11を投入しRF
電極10 a 、 10 bに印加する。この時も真空
排気装置は動作を続ける。導入された酸素ガスはグロー
放電により活性な酸素ラジカルとなり、前記の如くレジ
ストをアッシングする。
この時、還元性ガスはウェハー表面のAt膜が酸素ラジ
カルと反応してAt酸化膜の生成を防止する作用をもた
らす。
以上のように本実施例によれば、レジストのプラズマア
ッシングにおいて、酸素ガスに還元性ガスを混合した混
合ガスを用いることにより、At酸化膜の生成を防止す
ることができる。
発明の効果 以」二のように本発明はレジストアッシングにおいて、
酸素ガス単体の場合にはAt酸化膜を生成し、そのため
、後工程のワイヤボンデング不良の原因となっていた問
題を還元性ガスとの混合ガスを用いることによってAt
酸化膜の生成を防止することかでき、その実用的効果は
大なるものがある。
【図面の簡単な説明】
く− 図は本発明の実施例における装置の概要図である。 1・・・・・・真空容器、4・・・・・・真空排気装置
、6・川・・ガス供給管、6・・・・・・酸素ガス容器
、7・・・・・・還元性ガス容器、1oa、10b・・
・・・・RFt極、11・・・・・・RF電源。

Claims (1)

    【特許請求の範囲】
  1. 酸素ガスに還元性ガスを混合した混合ガスのプ
JP19647282A 1982-11-09 1982-11-09 レジスト除去方法 Pending JPS5986224A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19647282A JPS5986224A (ja) 1982-11-09 1982-11-09 レジスト除去方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19647282A JPS5986224A (ja) 1982-11-09 1982-11-09 レジスト除去方法

Publications (1)

Publication Number Publication Date
JPS5986224A true JPS5986224A (ja) 1984-05-18

Family

ID=16358367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19647282A Pending JPS5986224A (ja) 1982-11-09 1982-11-09 レジスト除去方法

Country Status (1)

Country Link
JP (1) JPS5986224A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01280316A (ja) * 1988-05-06 1989-11-10 Sony Corp ドライエッチング方法
JPH02263436A (ja) * 1989-04-03 1990-10-26 Mitsubishi Electric Corp 活性化学種発生方法及び電子部材の製造方法
JPH04164321A (ja) * 1990-10-29 1992-06-10 Nec Corp 半導体装置の製造方法
US5310703A (en) * 1987-12-01 1994-05-10 U.S. Philips Corporation Method of manufacturing a semiconductor device, in which photoresist on a silicon oxide layer on a semiconductor substrate is stripped using an oxygen plasma afterglow and a biased substrate
US6647994B1 (en) * 2002-01-02 2003-11-18 Taiwan Semiconductor Manufacturing Company Method of resist stripping over low-k dielectric material

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5310703A (en) * 1987-12-01 1994-05-10 U.S. Philips Corporation Method of manufacturing a semiconductor device, in which photoresist on a silicon oxide layer on a semiconductor substrate is stripped using an oxygen plasma afterglow and a biased substrate
JPH01280316A (ja) * 1988-05-06 1989-11-10 Sony Corp ドライエッチング方法
JPH02263436A (ja) * 1989-04-03 1990-10-26 Mitsubishi Electric Corp 活性化学種発生方法及び電子部材の製造方法
JPH04164321A (ja) * 1990-10-29 1992-06-10 Nec Corp 半導体装置の製造方法
US6647994B1 (en) * 2002-01-02 2003-11-18 Taiwan Semiconductor Manufacturing Company Method of resist stripping over low-k dielectric material

Similar Documents

Publication Publication Date Title
EP0416774B1 (en) A method of treating a sample of aluminium-containing material
JP3135189B2 (ja) リフトオフ法
US9269562B2 (en) In situ chamber clean with inert hydrogen helium mixture during wafer process
JPS5986224A (ja) レジスト除去方法
TW307027B (en) Process for reducing circuit damage during pecvd in single wafer pecvd system
TW533597B (en) CVD system and substrate cleaning method
JP2008226891A (ja) プラズマ処理方法
WO2007088904A1 (ja) マイクロ波プラズマ処理装置
JPH09171999A (ja) プラズマクリーニング処理方法
JP2587860B2 (ja) オゾン発生方法
JPH0383337A (ja) 後処理方法
JPH10233388A (ja) プラズマクリーニング方法
US6334404B1 (en) Method and apparatus for reducing particle contamination on wafers
JPH09223684A (ja) プラズマ処理装置
JPH09129611A (ja) エッチング方法
JP2020123646A (ja) エッチング方法、プラズマ処理装置、及び処理システム
JP3096953B2 (ja) プラズマアッシング装置
JPH01298181A (ja) ドライエッチング方法
JPH05129246A (ja) 半導体製造装置のクリーニング方法
JP2006222243A (ja) 半導体製造装置の洗浄方法
Ohmi et al. Megasonic Irradiation Induced Chemical Reaction in the Solution for Silicon Wafer Cleaning
JPS6122628A (ja) ドライエツチング装置
JPH034025Y2 (ja)
JPH11330063A (ja) プラズマ処理装置のクリ−ニング方法
JPS5834926A (ja) 半導体の酸化膜形成方法