JPS5834926A - 半導体の酸化膜形成方法 - Google Patents

半導体の酸化膜形成方法

Info

Publication number
JPS5834926A
JPS5834926A JP56133669A JP13366981A JPS5834926A JP S5834926 A JPS5834926 A JP S5834926A JP 56133669 A JP56133669 A JP 56133669A JP 13366981 A JP13366981 A JP 13366981A JP S5834926 A JPS5834926 A JP S5834926A
Authority
JP
Japan
Prior art keywords
substrate
oxide film
oxygen gas
voltage
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56133669A
Other languages
English (en)
Inventor
Tomoshi Ueda
知史 上田
Hiroshi Takigawa
宏 瀧川
Mitsuo Yoshikawa
吉河 満男
Michiharu Ito
伊藤 道春
Shigeki Hamashima
濱嶋 茂樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56133669A priority Critical patent/JPS5834926A/ja
Publication of JPS5834926A publication Critical patent/JPS5834926A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/471Inorganic layers
    • H01L21/473Inorganic layers composed of oxides or glassy oxides or oxide based glass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Photovoltaic Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体、特に化合物半導体基板上に形成する酸
化膜の形成方法の改良に関するものである。
一般に鉛を含む化合物半導体例えばテμル化錫鉛(Pb
l−xsnxTe) や、水銀を含む化合物半導体例え
ば水銀・カドミクム・テ1Vfi/ (Hg1−XCa
XTe)の結晶は、そのエネμギーギャップが狭いので
、赤外線V−ザ素子や赤外線検知素子の材料として用い
られる。
ここで前記Egl−x CdxTθの材料を用いて赤外
線上ンf−を形成する場合、第1図に示すようにHg1
−x CcLxTeの基板1をカセイカリ(KOH)と
エチレングリコ−NCgH* (on)gと水(H2O
)との混合液の電解液中に浸し基板を陽極、白金板を陰
極として該基板1上に基板の組成を含む陽極酸化膜2を
被着形成する。その後補助絶縁膜として該基板上に蒸着
によって硫化亜鉛(ZnS)の絶縁膜8を蒸着によって
所定の寸法に分厚く形成する。
その後該基板上にニッケμ(Ni )またはクロム(O
r)の透明な金属電極をゲート電極4として蒸着および
写真蝕刻法を用いて形成し、赤外線センサーを得ていた
ここで基板上に酸化膜2を形成するのは基板と絶縁膜の
間の界面特性を良くして赤外線センサーの特性が良好と
なるようにするためである。
ところが前記した電解法で陽極酸化膜を形成する場合、
基板を電解液に浸さねばならず基板が電解液中の水分を
含んだり、あるいは電解液中に含有されている不純物を
含んだ)するため基板とその上に形成される陽極酸化膜
との界面が清浄な状!1に保たれずそのため形成される
赤外線センサーのような半導体装置の特性が劣化する不
都合を生じていた。
本発明は上述した欠点を除去し、清浄な状態で半導体基
板に酸化膜を形成する方法の提供を目的とするものであ
る。
かかる目的を達成するための半導体の酸化膜の形成方法
は、半導体基板を設置する基板ホμダーを反応室に導入
し、該反応室内を真空排気したのち、該基板に酸素ガス
プラズマi1N L、半導体基板上に該基板の酸化膜を
形成する半導体の酸化膜形成方法において、前記基板に
電圧を印加しない状態で該基板に酸素ガスプラズマを照
射して基板をエツチングしてから、前記基板に電圧を印
加した状態で該基板に酸素ガスプラズマを照射して基板
に酸化膜を形成することを特徴とするものである。
以下図面を用いながら本発明の一実施例につき詳細に説
明する。
第2図は本発明の方法を実施する場合に用いる装置の概
略図で、図示するように銅(Cu)等の金属製の基板支
持台11上に、例えばHg1−xcdxTeの基板12
が設置され該基板支持台11が石英製の反応室18内に
導入されるようになっている。
ここで前記基板支持台は基板を載置する部分と直流電源
14と接続する部分以外はテフロン等でコートされ該支
持台を構成する金属材料よシネ鈍物が反応室内に入らな
いようにし、また金属材料が酸素プラズマと反応しない
ようにしている。
一方反応家には家内を真空に排気するための排気口15
と酸素ガスプラズマを導入する導入口16が設けられて
おり、該導み口16には石英よシなる酸素ガスプフズマ
発生家17よル発生した酸素ガスプラズマが送シ込まれ
るようになっている。
また前記プラズマ発生室17には近接して周波数2.4
5GHzで出力が2−8 KWのマイクロ波発振器が設
置されているものとする。
このような状態で、まずHg1−xcdxTeよシなる
基板12を基板設置台1.1に載置して反応室18内に
導入後該反応室18内を排気口15に連なる真空ポンプ
(図示せず)を用いて1G−3Torr程度に真空に排
気する。
その後プラズマ発生室に連なるガス供給管18より酸素
(OR)ガスを10 ”Torrの圧力にな゛るまで導
入する。この時プラズマ発生室17に近接して設置され
ているマイクロ波発振器を稼動させて前記マイクロ波を
プラズマ発生室に照射させ発生室内に導入された○虐ガ
スを励起して酸素ガスプラズマを発生したのち該酸素ガ
スプラズマを反応室18内に導入する。このときスイッ
チ等を用いて基板支持台に連なる直流電源の電圧が基板
支持台に印加されないような状態にすると酸素ガスプラ
ズマが基板表面をたたくようになって基板表面をエツチ
ングして清浄にする。その後スイッチ尋を用いて基板支
持台に連なる直流電源の電圧が80〜100ボ〃ト程度
基板支持台に印加されるような状態にする。すると酸素
ガスプラズマが基板表面に吸引されるようになって基板
表面が酸化されるようはなる このような現象は実験的
に本発明者等が確かめた。
このように基板に電圧を印加しないで該基板上に酸素ガ
スプラズマを照射すると基板がエツチングされるのでと
の状態を所定時間保って基板表面を清浄にしてから次に
基板に電圧を印加して該基板上に酸素ガスプラズマを照
射して基板表面を酸化する。このようにしてこの操作を
数回繰り返すことで基板表面を清浄にクリーニングした
状態でその上に基板の成分を有する酸化膜が形成される
その後更にZ’nS膜を蒸着によって形成後ゲート電極
を形成して素子を完成する。
このようにすれば従来の陽極酸化膜を形成するときKみ
られるように酸化膜中に不純物が含有されたり、また水
分が含有されたりするのが除去できる。また基板のエツ
チング工程と酸化工程とが同一反応室内で実施されるの
で基板と該基板上に形成される酸化膜との界面が清浄に
保たれ、このようにして酸化膜を形成した材料を半導体
装置の形成に用いれば形成される半導体装置の歩留が向
上する利点を生じる。
またこのような酸化膜の形成方法はHg1−XC!dx
Teの材料のみでなく、鉛を含む化合物半導体例えばテ
〃μ化錫鉛(Pbs −x 5nXTθ)やシリコン(
Sj−)等の半導体材料にも適用可能であることは勿論
である。゛
【図面の簡単な説明】
第1図は赤外線センサーの断面図、第2図は本発明の方
法を実施するための装置の概略図である。 図においてり、12はHg t −x CdxTe基板
、2は陽極酸化膜、8はZnSMt、4はゲート電極、
11は基板支持台、18は反応室、14は電源、15は
排気口、16はガスブフズマ導入口、17はプラズマ発
生室、18はOBガス供給管を示す。 第1図 第2図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板を設置する基板ホルダーを反応室内に導入し
    、該反応室内を真空排気したのち、該基板に酸素ガスプ
    ラズマを照射し、半導体基板上に該基板の酸化膜を形成
    する半導体の酸化膜形成方法において、前記基板に電圧
    を印加しない状態で該基板に酸素ガスプフメマを照射し
    て基板をエツチングしてから前記基板に電圧を印加した
    状態で該基板に酸素ガスデフズマを照射して基板に酸化
    膜を形成することを特徴とする半導体の酸化膜形成方法
JP56133669A 1981-08-25 1981-08-25 半導体の酸化膜形成方法 Pending JPS5834926A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56133669A JPS5834926A (ja) 1981-08-25 1981-08-25 半導体の酸化膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56133669A JPS5834926A (ja) 1981-08-25 1981-08-25 半導体の酸化膜形成方法

Publications (1)

Publication Number Publication Date
JPS5834926A true JPS5834926A (ja) 1983-03-01

Family

ID=15110135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56133669A Pending JPS5834926A (ja) 1981-08-25 1981-08-25 半導体の酸化膜形成方法

Country Status (1)

Country Link
JP (1) JPS5834926A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61172341A (ja) * 1984-09-28 1986-08-04 テキサス インスツルメンツ インコ−ポレイテツド テルル化水銀カドミウム基板をパツシベ−シヨンする方法
JPS6329601U (ja) * 1986-08-11 1988-02-26

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61172341A (ja) * 1984-09-28 1986-08-04 テキサス インスツルメンツ インコ−ポレイテツド テルル化水銀カドミウム基板をパツシベ−シヨンする方法
JPS6329601U (ja) * 1986-08-11 1988-02-26
JPH0450961Y2 (ja) * 1986-08-11 1992-12-01

Similar Documents

Publication Publication Date Title
KR100271694B1 (ko) 기판 처리 장치로부터의 과플루오르 화합물 가스 방출을 감소시키기 위한 방법 및 장치
EP0809283A2 (en) Method of treating wafers
US3837856A (en) Method for removing photoresist in manufacture of semiconductor devices
US4474829A (en) Low-temperature charge-free process for forming native oxide layers
US5100504A (en) Method of cleaning silicon surface
KR930003876B1 (ko) 플라즈마에싱방법
EP0212924A2 (en) Plasma processing apparatus
KR20020096955A (ko) 반도체장치의 제조방법 및 장치
JPS61183930A (ja) 変圧器を備えたプラズマ・リアクタ
JP3494933B2 (ja) 半導体製造装置のクリ−ニング方法
JPH0496226A (ja) 半導体装置の製造方法
JPS5834926A (ja) 半導体の酸化膜形成方法
JPH1050666A (ja) プラズマ処理装置
JPS58155725A (ja) 自生酸化物層の形成方法および半導体装置
JPS5889944A (ja) プラズマcvd装置
JP3166350B2 (ja) 半導体装置の製造方法
JP2003133308A (ja) 炭化ケイ素の酸化膜製造方法、酸化膜製造装置、および酸化膜を用いた半導体素子の製造方法
JPS61216318A (ja) 光cvd装置
JPS5986224A (ja) レジスト除去方法
JPH03125428A (ja) 半導体基板洗浄装置
JPS63266835A (ja) 気相反応装置
JPS5923877A (ja) ドライエツチング方法
JPH07142395A (ja) 半導体装置の製造方法
EP0702400A2 (en) Removal of metal contamination
JP4810651B2 (ja) 炭化ケイ素への電極形成方法、およびその電極を備えた半導体素子