JPS61172341A - テルル化水銀カドミウム基板をパツシベ−シヨンする方法 - Google Patents

テルル化水銀カドミウム基板をパツシベ−シヨンする方法

Info

Publication number
JPS61172341A
JPS61172341A JP60214368A JP21436885A JPS61172341A JP S61172341 A JPS61172341 A JP S61172341A JP 60214368 A JP60214368 A JP 60214368A JP 21436885 A JP21436885 A JP 21436885A JP S61172341 A JPS61172341 A JP S61172341A
Authority
JP
Japan
Prior art keywords
substrate
sulfide
electrolyte
cadmium telluride
mercury cadmium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60214368A
Other languages
English (en)
Other versions
JPH0691113B2 (ja
Inventor
トウフイツク　エツチ・テヘラン
アーツロ　シモンズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS61172341A publication Critical patent/JPS61172341A/ja
Publication of JPH0691113B2 publication Critical patent/JPH0691113B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0296—Inorganic materials including, apart from doping material or other impurities, only AIIBVI compounds, e.g. CdS, ZnS, HgCdTe
    • H01L31/02966—Inorganic materials including, apart from doping material or other impurities, only AIIBVI compounds, e.g. CdS, ZnS, HgCdTe including ternary compounds, e.g. HgCdTe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/471—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/221—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｌ１ユＪυＬｌ旦ｊ− この発明は化合物半導体をパッシベーションする方法、
更に具体的に云えば、テルル化水銀カド　゛ミウム半導
体材料をパッシベーションする方法に関する。
従来の技術及び問題点 シリコン及び砒化ガリウムの様な半導体装置を製造する
場合、基板材料の熱酸化物又は窒化物を形成することに
よってパッシベーションが行なわれる。テルル化水銀カ
ドミウム（ＨｇＣｄ　Ｔｅ　）基板では、水銀の蒸気圧
及び、それに伴う高温に於ける材料の表面に於ける水銀
の目減りの為、この様な熱酸化物を成長させることが出
来ない。従ってテルル化水銀カドミウム半導体材料を用
いた赤外線検出器を製造する場合、テルル化水銀カドミ
ウムの面上に熱成長以外の方法で酸化物を成長させるこ
とによって、表面のパッシベーションが行なわれる。こ
ういう酸化物は陽極処理と呼ばれる電気化学反応で成長
させる。陽極処理による酸化物と基板との界面が約１０
０℃の温度で、劣化及び装置の性能の変動を招く問題源
になることが判ったという点で、こういう酸化物は約１
００℃の範囲内の若干高い温度で比較的不安定であるこ
とが判った。室温でも、普通の貯蔵寿命による劣化が存
在することが判った。従って、テルル化水銀カドミウム
赤外線装置は、酸化物を安定に保つ為に、低い温度に保
つことが必要である。こういう温度は真空中の液体窒素
温度又は約８０’にの範囲である。従って、酸化物パッ
シベーション層が装置の劣化に関して問題を招くだけで
なく、装置の適正な動作を保つ為には、コストのかかる
方式を利用しなければならないことが容易に判る。従っ
て、上に述べた問題を解決し得る様なテルル化水銀カド
ミウム赤外線検出器の性質を持つ装置を求めることが望
まれている。
５題５、を解決する為の手段及び作用 この発明では、上に述べた従来の問題を解決し、テルル
化水銀カドミウム半導体材料の上にパッシベーション層
を形成する方法として、普通に出合う動作温度、特に室
温乃至１００℃の範囲内の温度で安定であって、上に述
べた様に、８０°Ｋ１．：温度を保つ為の費用のかかる
厄介な装置を必要とせずに用いるこの出来る方法を提供
する。簡単に云うと、上に述べたことが、テルル化水銀
カドミウム基板を用意し、その表面をラップすると共に
表面を研磨して約５０μｍ　（約２ミル）の材料を標準
的な方法で除去することによって達成される。
この後、従来の標準的な表面の掃浄化を行なうと、きれ
いな表面になる。次にこの基板を予定の時間の間、予め
選ばれた電圧及び電流特性で、硫化物イオンを含有する
電解溶液内に入れる。電解の電圧、電流、電解質濃度及
び時間は、テルル生水銀ガドミウム基板の表面の上に形
成しようとする硫化物層の厚さの関数である。その結果
、硫化水銀、硫化カドミウム及び硫化テルルの組合せと
してパッシベーション層が形成され、これは室温から１
００℃までの普通の動作温度で安定であり、パッシベー
ション層の安定性を保つ為に液体窒素浴を必要としない
。
実施例 第１ａ図にはパッシベーションしようとする標準的な形
式のテルル化水銀カドミウム基板１が示されている。こ
の基板は標準的な方法でサファイヤ基板３にエポキシ結
合した状態が示されている。
次に基板１の表面をラップし、研磨して、第１ｂ図に示
す様に、約５０Ｉｉｍ　　（約２ミル）の材料（５で示
す）を除去する。次に、ラップして研磨した基板１を可
変電圧源１３の正の端子に固定する。電圧源の負の端子
は電解質浴７の中に配置する。第１Ｃ図に示す様に、電
解質９が電解質浴７の中に入っている。電解質９は硫化
物イオンを含んでおり、この為、研磨した基板１の表面
の上に硫化物層１１が成長する。電解質浴９は硫化ナト
リウム、水及びエチレングリコールの組合せを持つこと
が好ましい。好ましい組成物は、１４．２グラムの硫化
ナトリウム、２００ミリリツトルの水及び８００ミリリ
ツトルのエチレングリコールであることが判った。電池
１３の両端の好ましい電圧は０．６ボルトであることが
判ったが、１００マイクロアンペアの電流が流れる。こ
の組合せを２０分間用いた時、各辺０．５センチの表面
の上に２０ＯＡの硫化物被膜が得られることが判った。
好ましい電解時間は２０乃至４０分であり、この時間内
に１５０乃至３００人の範囲内の硫化物層が形成される
。電池１３の電圧、電流密度及び電解質９の濃度及び電
解を行なう時間は、何れも硫化物層１１の厚さを決定す
る要因である。
従来のパッシベーション層に較べて普通の動作状態の下
で安定であり、相対的に安いコストでテルル化水銀カド
ミウム基板の上に容易に形成される材料によってパッシ
ベーションされたテルル化水銀カドミウム半導体材料が
提供されたことが理解されよう。
この発明を特定の好ましい実施例について説明したが、
当業者にはいろいろな変更が容易に考えられよう。従っ
て、特許請求の範囲は、この様な全ての変更を含む様に
、従来技術から考えてなるべく広く解釈されるべきであ
る。
【図面の簡単な説明】
第１ａ図乃至第１Ｃ図は、この発明に従って硫化物パッ
シベーション層を形成するのに使われる処理工程を示す
略図である。 主な符号の説明

Claims (17)

    【特許請求の範囲】
  1. （１）テルル化水銀カドミウム基板をパッシベーション
    する方法に於て、 （ａ）テルル化水銀カドミウム基板を用意し、（ｂ）該
    基板の表面をきれいにし、 （ｃ）前記基板のきれいにした表面の上に硫化物層を電
    解によつて形成する工程を含む方法。
  2. （２）特許請求の範囲第１項に記載した方法に於て、前
    記工程（ｃ）が硫化物イオンを持つ電解浴を設けること
    によつて行なわれる方法。
  3. （３）特許請求の範囲第２項に記載した方法に於て、前
    記浴がエチレングリコールを含んでいる方法。
  4. （４）テルル化水銀カドミウム基板をパッシベーション
    する方法に於て、 （ａ）テルル化水銀カドミウム基板を用意し、（ｂ）該
    基板の表面をきれいにし、 （ｃ）きれいにした面にある前記基板の成分と硫化物を
    形成する工程を含む方法。
  5. （５）特許請求の範囲第４項に記載した方法に於て、前
    記工程（ｃ）が前記硫化物層を電解によつて形成する工
    程で構成されている方法。
  6. （６）特許請求の範囲第５項に記載した方法に於て、電
    解による形成が、硫化物イオンを持つ電解質を用意し、
    該電解質及び基板の間に電圧源を接続し、前記電圧源を
    接続した基板を前記電解質の中に配置する工程を含む方
    法。
  7. （７）特許請求の範囲第６項に記載した方法に於て、前
    記電圧源の正の端子が前記基板に固定され、前記電圧源
    の負の端子が前記基板から離して電解質内に配置されて
    いる方法。
  8. （８）特許請求の範囲第６項に記載した方法に於て、前
    記電解質が水溶性硫化物及び水を含んでいる方法。
  9. （９）特許請求の範囲第７項に記載した方法に於て、前
    記電解質が水溶性硫化物及び水を含んでいる方法。
  10. （１０）特許請求の範囲第８項に記載した方法に於て、
    前記水溶性硫化物が硫化ナトリウムである方法。
  11. （１１）特許請求の範囲第９項に記載した方法に於て、
    前記水溶性硫化物が硫化ナトリウムである方法。
  12. （１２）特許請求の範囲第８項に記載した方法に於て、
    前記電解質がエチレングリコールをも含んでいる方法。
  13. （１３）特許請求の範囲第９項に記載した方法に於て、
    前記電解質がエチレングリコールをも含んでいる方法。
  14. （１４）特許請求の範囲第１０項に記載した方法に於て
    、前記電解質がエチレングリコールをも含んでいる方法
    。
  15. （１５）特許請求の範囲第１１項に記載した方法に於て
    、前記電解質がエチレングリコールをも含んでいる方法
    。
  16. （１６）（ａ）テルル化水銀カドミウム基板と、（ｂ）
    該基板の成分と共に形成された、前記基板の表面にある
    硫化物層とを有するパッシベーションされたテルル化水
    銀カドミウム基板。
  17. （１７）特許請求の範囲第１６項に記載したパッシベー
    ションされたテルル化水銀カドミウム基板に於て、前記
    硫化物層が硫化水銀、硫化カドミウム及び硫化テルルの
    混合物であるパッシベーションされたテルル化水銀カド
    ミウム基板。
JP60214368A 1984-09-28 1985-09-27 テルル化水銀カドミウム基板をパツシベ−シヨンする方法 Expired - Lifetime JPH0691113B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US656057 1984-09-28
US06/656,057 US4632886A (en) 1984-09-28 1984-09-28 Sulfidization of compound semiconductor surfaces and passivated mercury cadmium telluride substrates

Publications (2)

Publication Number Publication Date
JPS61172341A true JPS61172341A (ja) 1986-08-04
JPH0691113B2 JPH0691113B2 (ja) 1994-11-14

Family

ID=24631451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60214368A Expired - Lifetime JPH0691113B2 (ja) 1984-09-28 1985-09-27 テルル化水銀カドミウム基板をパツシベ−シヨンする方法

Country Status (3)

Country Link
US (1) US4632886A (ja)
EP (1) EP0179250A1 (ja)
JP (1) JPH0691113B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4736104A (en) * 1986-02-07 1988-04-05 Texas Instruments Incorporated Selenidization passivation
US4726885A (en) * 1986-02-07 1988-02-23 Texas Instruments Incorporated Selenidization passivation
US4751200A (en) * 1987-03-04 1988-06-14 Bell Communications Research, Inc. Passivation of gallium arsenide surfaces with sodium sulfide
US4843037A (en) * 1987-08-21 1989-06-27 Bell Communications Research, Inc. Passivation of indium gallium arsenide surfaces
US4876222A (en) * 1987-09-25 1989-10-24 Texas Instrument Incorporated Semiconductor passivation
US5188988A (en) * 1988-07-27 1993-02-23 Texas Instruments Incorporated Passivation oxide conversion wherein an anodically grown oxide is converted to the sulfide
US4961829A (en) * 1988-09-30 1990-10-09 Semi-Conductor Devices, A Tadiran-Rafael Partnership Passivation of semiconductor surfaces
US5523241A (en) * 1989-09-06 1996-06-04 Texas Instruments Incorporated Method of making infrared detector with channel stops
EP0416320A3 (en) * 1989-09-06 1991-08-07 Texas Instruments Incorporated Infrared detector and method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5834926A (ja) * 1981-08-25 1983-03-01 Fujitsu Ltd 半導体の酸化膜形成方法
JPS60249337A (ja) * 1984-05-24 1985-12-10 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3573177A (en) * 1968-01-11 1971-03-30 Us Army Electrochemical methods for production of films and coatings of semiconductors
US3799803A (en) * 1969-11-13 1974-03-26 Texas Instruments Inc Surface passivation
US3977018A (en) * 1972-12-04 1976-08-24 Texas Instruments Incorporated Passivation of mercury cadmium telluride semiconductor surfaces by anodic oxidation
US4137544A (en) * 1977-07-05 1979-01-30 Honeywell Inc. Mercury cadmium telluride photodiode
FR2454184A1 (fr) * 1979-04-10 1980-11-07 Chemla Daniel Structure de type isolant-semi-conducteur dans laquelle le semi-conducteur est un compose iii-v et l'isolant un sulfure, et procedes de fabrication de cette structure
US4376016A (en) * 1981-11-16 1983-03-08 Tdc Technology Development Corporation Baths for electrodeposition of metal chalconide films

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5834926A (ja) * 1981-08-25 1983-03-01 Fujitsu Ltd 半導体の酸化膜形成方法
JPS60249337A (ja) * 1984-05-24 1985-12-10 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0179250A1 (en) 1986-04-30
US4632886A (en) 1986-12-30
JPH0691113B2 (ja) 1994-11-14

Similar Documents

Publication Publication Date Title
Sullivan et al. Electroless nickel plating for making ohmic contacts to silicon
US4997787A (en) Method for fabricating a semiconductor film which is electrically isolated from a substrate
JPH02283077A (ja) タンデム型ソーラーセルの製造法
JPS61172341A (ja) テルル化水銀カドミウム基板をパツシベ−シヨンする方法
Ohmachi et al. The heteroepitaxy of Ge on Si (100) by vacuum evaporation
US3471754A (en) Isolation structure for integrated circuits
US4193836A (en) Method for making semiconductor structure
JP2000100801A (ja) エピタキシャルウェハおよびその製造方法ならびにそれに用いられる化合物半導体基板の表面清浄化方法
US2874341A (en) Ohmic contacts to silicon bodies
JPH0311635A (ja) 化合物半導体装置の製造方法
KR100438813B1 (ko) 질화갈륨(gan) 웨이퍼 제조방법
Okamura et al. Hysteresis free SiO2/InSb metal‐insulator‐semiconductor diodes
US4588446A (en) Method for producing graded band gap mercury cadmium telluride
US3767485A (en) Method for producing improved pn junction
US3901744A (en) Method of making semiconductor devices
US3792525A (en) Method of making a semiconductive signal translating device
JP2621851B2 (ja) 半導体基板の接合方法
JPS5919350A (ja) 集積回路用基板の製造方法
CN1083625A (zh) 键合在绝缘体上硅的减薄方法
KR100267081B1 (ko) 전력용반도체소자및그제조방법
KR950004594B1 (ko) 비정질실리콘 태양전지의 열처리방법
JPH0621033A (ja) シリコン単結晶ウェーハの処理方法
JPS58138024A (ja) 半導体素子の製造方法
JPH02218109A (ja) 珪素層を絶縁層に形成する方法
JPS60148128A (ja) 半導体基板