JPS5985126A - 単安定マルチバイブレ−タ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は′Ｆシ子・涌信槻器で用いられる単安定マルチ
バイブレータ回路に１０５するものである。

従来例の構成とその間Ｖα点 電子・１由信様器において、パルスを一定時間遅らせた
シ、一定１１斤間スイッチを開閉したすするのに、単安
定マルチバイブレータ回路（以下モノマルチ回路と称す
る）が使用される。モノマルチ回路では、一般に抵抗と
コンデンサによる時定数をもとにしてパルスの時間幅を
決めている。

ところが、ある一定時間の幅を持ったパルスを発生し、
さらにそのパルスが０になったＩＩ′；ｌｊに別の一定
時間の幅を持つパルス、言い換えれば連続するパルスを
発生するｒ！〕ｊ路を構成する場合や、一つのトリガパ
ルスから枚数のパルスを発生する回路を構成する場合に
、従来のモノマルチ回路で（１″η成しようとすると、
回路が複雑で大知、）莫となり、特に１１．ｌＩ定数が
いくつも必要であるため、ＩＣ化しようとするとピン数
が増加してコストが上がるという欠点があった。

従来例のブロック図を第１図に示す。第１図において、
（１）は入力端子、（２）はモノマルチ回路、（３）は
インバータ回路、（４）はモノマルチ回路、（５）は出
力端子である。モノマｌフチ回路（２）　（４）は入力
パルスの立ち」ニジから、時定数によって決咬る時間幅
のパルスを発生するものとする。ｈ’ｒ　２図は第１図
の回路の各部のパルス波形を示すものである。

第１図において、入力端子（１）に時刻０から立ち上す
、ｉＮｉ　ｔ□のバフレス（第２図のＰ、）が入力され
る・と、モノマルチ回路（２）の出力には時刻０から立
ち上す、幅ｔ、ツバパル（第２図のＰ２）が得られる。

インバータ回路（３）の出力はモノマルチ回路（２）の
出力全反転したもので、時刻０から＋２まで１．レベル
、他の期間はＩＴレベμとなるパフレス（第２図のＰ、
）となる。モノマルチ回路（４）にはインノく一夕回路
（３）から時刻ｔ、に立ち上るｌ＜μスが入力されるた
め、出力端子（５）には時刻ｔ２から立ち上り、幅が（
１３−１２）のパμ／ス（第２図のＰ４）が得られる。

第２図におけるＰ２のパルス１品およびＰ４のパルス幅
はそれぞれ第１図のモノマルチ回路（２）およびモノマ
ルチ回路（４）の時定数によって決定される。従って第
２図のように、入カバｌレスからある時間遅れて立ち上
シ、一定時間の幅のべｌレスを得る場合には時定数が２
種類必要となる。そしてこの遅延時間と幅は時定数によ
って決定される。

さらに、入カバＩＶスに列して、それぞれ朴１異なる遅
延時間と幅を持ったパルスをｎ制得ようとすれば、第１
図の回路がｎ回路必要であることから一般に２ｎ個の時
定数が必要である。

このように、一つのトリガパルス７Ｊ＞　ラｎ　個のパ
ルスを出力として発生させたり、連続したパルスを発生
させる回路を構成しようとすると、時定数が一般に２ｎ
個必要となる。このような回路をＩＣ化しようとすると
、助定数は通常、抵抗とコンデンサで構成されるために
、Ｉｑ川用の外に出てしまい、時定数の１必要な数だけ
ピン数が必要となるため、コストが上がるという欠点が
あった。

発明の目的 本発明はこのような従来の欠点を除去するものであり、
一つの時定数を用いて、複数個のパルスを発生させた勺
、連続したパルスを発生させたシすることができ、しか
もパルスの幅や時間遅れが１時定数と関係なく自由に設
定することのできる、特にＩＣ化の場合に有効な回路を
提供することを目的とするものである。

発明の構成 上記目的を達成するために、本発明のモノマルチ回路は
、１個の時定数回路と、ｎ個の負荷と、ｎ個の定電流源
と、２　ｎ個の基準電圧と、４ｎ個のトランジスタとか
ら成、！１１１　（ｎ　＝　１．２．３・・・）、第ｍ
のトランジスタのエミッタとｍ（ｍ＋１）のトランジス
タのエミッタは第ｍの定′丁梶流源に接続され、ｉ（ｍ
＋２）のトランジスタのエミッタと第（ｍ＋３）の１−
ランジスクのエミッタはｔｆｉＪ　Ｅ　％　ｍのトラン
ジスタのコレクタに接続され、Ｖ４：Ｊ　記第（ｍ＋１
）（７））ヲンジスタのコレクタと前記第（ｍ＋２３の
トランジスタのコレクタは第ｍの負荷に接続され、前記
第ｍのトランジスタのベースは前記時定数回路に接続さ
れ、前記第（ｍ＋１）のトランジスタのベースは第ｍの
基準重圧に接続され、前記第（ｍ　＋　３）のトランジ
スタのベースは第（ｍ＋１）の基準電圧に接続されてい
る（ｌη＝１，２・・・ｎ）ように（Ｉ′４成したもの
で、一つの時定数を用いて複数個のパフレスを発生させ
ようとしたものである。

実施例 以下本発明の一実施例を図面を参照して説明する。第３
図は本発明の一実施例を示す回路図である。第３図にお
いて、（１）は入力端子、（６）は抵抗、（７）はＮＰ
Ｎ　）ランジスタ、（８）は抵抗、（９）はコンデンサ
、ＯＱは端子、（１１）は抵抗、（１２ｉ　ｆｄ：　Ｐ
ＮＰ　）ランジスタ（＋３）　（！４１０５）　（ＩＱ
ＩはＮＰＮ　）ランジスタ、（１力は定電流源、０鈴Ｑ
９）　（２１］ｊ　（２１１は抵抗、＋２’ａはＰＮＰ
　）　ラ’Ｊジスタ、暖は抵抗（２４）は出力端子であ
る。

第３図において、入力端子（１）　Ｋ時刻０からｔ。ま
での間Ｈレベルになるパルスが入力されると、トランジ
スタ（７）はオンし、端子θＯのレベルに＋１時刻０か
らｔ。までの間Ｏになる。世し、トランジスタ（７）の
ｔ（（１和屯圧は無槽１する。時刻ｔｏ以後は、トラン
ジスタ（７）　（，１オフとなり、コンデンサ（９）に
充電が行なわ、ｌ′ｌる。このときの時定数τは抵抗（
８）の抵抗値をＲ、コンデンサ（９）の答録をＣとする
とτ＝ＣＲであ４次に、抵抗Ｑａ　（１９）　ｔｘ＋１
によッテ）　？　ンシスタ（１（ｉ）　（１４）　（７
）ペースに与えられる電圧をそれぞれＶｌ、Ｖ２とすへ
また１′１℃流源の′電流を■とする。端子θ０の１・
Ｅ圧がｖ１以下の場合、トランジスタ（１５１（＋６）
の差動増幅器においてＩ・ランジスタθに）がオンし、
トランジスタ（１粉はオフであるため、トランジスタθ
６）のコレクタニハ電流■が流れ、との″直流ＩＨ）ラ
ンジスタ（１２）のエミッタに流れる。抵抗（川（２Ｉ
）のそれぞれの抵抗値を等しくスれば、トランジスタ（
１２）　（２２）のカレントミラー作用によってトラン
ジスタ（２２）のコレクタＧＣ？ｆｆ、　流Ｉが流れる
ため、出力端子（２４）には抵抗（御と電流Ｉにより電
圧が発生する。

端子０１の電圧が７１以上でｖ２以下の場合、トランジ
スタ（１５）（ＩＧ）による差動増幅器において、トラ
ンジスタ０υがオンし、トランジスタ（１Ｇ）がオフし
、その結果トランジスタ０３）θ船による差動増幅器が
動作してトランジスタ（１４）がオンし、トランジスタ
（國がオフする。従ってトランジスタ（）２）にしＬ電
流が流れ上トランジスタｔ２２にも電流が流れないｌこ
め、出力端子（２４）の電位はＯとなる。

端子（Ｌ［相］の電圧が７２以上になると、トランジス
タ（１６＋　（１（１１による差動増幅器においてトラ
ンジスタ（１５）がオンしトランジスタ（１６）がオフ
となり、さらにトランジスタＱ３）Ｈによる差動増幅器
において１−ランジスタ（１３）がオンしトランジスタ
（１４）がオフとなる。従ってトランジスタ（１２）に
′市；椙ＥＴがｆｆｌれトランジスタ□□□にも電流が
流れるため、出力端子ｏ・１）に゛屯ＥＩモが発生する
。

以上に述べた動作の結果、出力端子（２−１１Ｋは、第
３図の中に＋＝＋示するような波形のパルスが発生しこ
れをインバータ回路（図示せず）に入力すれば求めるパ
ルス（正極性）が得られる。

第４図は第３図の［ｑｌ路例の人力と出力のパルスの時
間関係を示すものである。Ｐｌは入力端子（１）に入力
されるパルス波形、Ｐｉｎ妊：端子θ０の充“電波形Ｐ
′２は出力端子例に得られる出力波ル、Ｐ２ばＰ′２　
を反転したパルス波形である。すなわち、入力パルスＰ
１が立ち下がった時刻ｔ。から充゛トｉ℃が開始され、
充′市電圧がＶｌに達する時刻ｔ１から、充゛直電圧が
■２に達する時刻ｔ２までの間にＬレベルとなし、他の
区間はＨレベルとなるパルスＰ′２が出力端子＋２４１
に得られ、この時刻ｔ１＋　＋２はＣ，Ｒの値が決まっ
ていれば電圧Ｖ１．Ｖ２の値によって決定される。

従って、　ｇＢ　３１し１の回路し６を複数個用い、そ
の基鵡′ＹＥ圧Ｖ、、Ｖ２をそれぞれに設定すれば、一
つの充′市波形から複数個の遅延時間および幅のイ゛目
ス単するパフレスが得られる。この回路図を第５１２１
に示す。

第５図において、（２５ａ　）　（２シ１））・・・（
２５ｎ短第３図の回ｂｔｌ［９ト同−４’、１ｓｆｆ、
内部の基準′電圧Ｖ、、Ｖ２はそれぞれ異なるものであ
る。この回路は時定数が一つだけであり、　ＩＣ化に適
している。

次に、本発明の別の実施例金弟６図に示す。第６１図ニ
オイテ、（ＩＩ）　Ｈθ：ＨＩ３）θＱＱｉ＠２）ｉＪ
：Ｎ＜　３１ｆｆｉ　ト同様である。丑たＩ２Ｇ＋　（
２７）　（２ｉｌｌ四（（至）（３１）は抵抗、い４は
出力端子、（３３）は抵抗、（３４）はＰＮＰ　）ラン
ジスタ、（３均は抵抗、（３Ｇ）は他の出力端子である
。第６１￥Ｊにおいて、トランジスタ′（国・（１４）
（＋１＋　（＋υおよび定゛遊流源（１７）から成る回
路の！ＩｆＩ１作は第３図の場合と同様である。第６図
の回路で、トランジスタ（２２ａＨ２２ｂ）が差動増（
Ｑｍｍ絡路形成しているため、出力端子（３りに得られ
るパルス波形１−２、トランジスタ（１２ａ）のコレク
タに発生するパルスとトランジスタ（１２ｂ　）のコレ
クタに発生スるパ）Ｖｌとの差の形で現われる。このパ
ルス波形を第７図に示す。第７図において、（ａ）は入
力端子（１）に与えられる波形、（ｂ）は端子（＋１の
充電波形、（υハトランジスタ（１３ａ）のコレクタに
得られる波形、（山は１−ランジスタ（１３ｂ）のコレ
クタに得られる波形、（ｅ）は出力端子（３２１ＶＣ？
Ｅ’ｔられる波形、（ｆ）は（ｅ）をインバータ（図示
せず）に通して肖られる波形、りは出力端子（３６）に
得られる波形、θ０は（ｇ）をインバータ（図示せず）
に仙して得られる波形である。

第６図において、９：ｔ♂子（１Ｇ）の充電数Ｊβ（第
７図も））から、スライスレベルＶ３、ｖ４、Ｖ５にＬ
ｌｌ、、じて１−ランジスタ（１３ａ）（１３ｂ）のコ
１／クタにそれぞれ第７図６）（社）のパフレス波形が
得られるととｔよ第３１％ｌのレリと同様でアク、さら
にトランジスタ（１２ａ　）　ｅＪ４）のカレントミラ
ー作用によって、出力ｓｌ、ｊ、”４子（３Ｇ）に第７
図（２）の波形が得られることも同様である。さらに、
トランジスタ（２２ａ　）　（２２ｂ　）が差動増幅回
路を行な成していルタメ、トランジスタ（２２ａ）（２
２ｂ辺ベースにそれぞれ第７図（Ｃ）（山のパルス入力
が加わると、出力端子の４には前記のパルス波形の差と
して第７図（ｅ）のパルス波形が得られる。この出力を
インバータ（図示ぜず）に通すと、第７図σ）のパルス
波形が得られる。

従って、第６図の回路を用いれば、１碕り合うパルス（
第７図の（ｆ）（旬）が容易に得られ、−まだ２つのパ
ルスの差によって第・７図の（ｆ）のパルスを求めてい
るため、幅の狭いパルスが千１イ度よく求められる。第
６図の回路もＩＣ化に適した回路である。

発明の効果 以上のように、本発明によれば、１個の時定数回路を用
（八、その充電波形をスライスすることによってパルス
を得るため、構成が同じでスライスレベル・の異なる回
路を並列に時定数回路に接続することで一つのトリガパ
ルスかう複数のパルスを発生したシ、連続したパルスを
発生することができ、しかも出カバ／レスの幅や時間遅
れが時定数に関係なく設定できる利点を有する。さらに
、時定数回路が１個だけであるために、！Ｆｒｓ’にＩ
Ｃ化の場合にはピン数が減り、コストが下げら托るとい
う優れた利点を持つ。

なお、以上の説明においては、充’ｔｒｉ：波カシを用
いたが、放”ｉ′に波形を用いても同じ効果が得られる
ものであり、さらに、時定数として抵抗とコンデンサの
代）に抵抗とコイ）ｖｆ用いても同じ効果が得られるの
は言うまでもない。

【図面の簡単な説明】

第１図は従来例の（・１４成し１、第２１ＸＩ　ｉｄ：
パルスの時間的関係を示す図％第３図は本発明の基本の
一実施例を示す回路図、第４図は第３図の回路に、争け
るパルスの時間的関係を示す図、第５図は本発明の一実
施例を示す回路図、第６図は本発明の別の一実施例を示
す回路図、第７図は第６図の回路におけるパルスの時間
的関係図である。 （２）　（４）・・・モノマルチヒ１路、　（３）・・
インバータ回路。 （８）　（９）・・・時定数回路を構成する抵抗とコン
デンサ、ｔｏ）　（ｌｌａ）（ｌｌｂ）（１２］（１２
ａ）（１２ｂ）　・＋負荷をｉＷｔ成する抵抗とトラン
ジスタ、（ｌ四〜（２０）、し０〜（１７，！Ｉ＋・・
・基草電圧を得る抵抗、（ｉａ　〜（１６＋、（］３ａ
）〜（ｉ６ａ）、Ｄ３ｂ）〜０６ｂ）　・）−７ンジス
タ、（１７＋　（１７ａ）（１７ｂ）・・定電流源化■
１人　　森　本　義　弘 第４図 ｒｊＬｏＬ＋　Ｕ？Ｌ 第す因 ５ａ

Claims (1)

【特許請求の範囲】
1. Ｌ　１個の時定数回路と、ｎ個の負荷と、ｎ個の定電流
   源と、２ｎ個の基準電圧と、４ｎ個のトランジスタとか
   ら成勺（ｎ＝１．２．３・・・）、第ｍのトランジスタ
   のエミッタとｉ（ｍ＋１）のトランジスタのエミッタは
   第ｍの定電流源に接続され、第（ｍ＋２）のトランジス
   タのエミッタと第（ｍ＋３）のトランジスタのエミッタ
   は前記第ｍのトランジスタのコレクタに接続され、前記
   第（ｍ＋１）のトランジスタのコレクタと前Ｈ６第（ｍ
   ＋２）のトランジスタのコレクタハ第ｍの負荷に接続さ
   れ、前記第ｍのトランジスタのベースは前記時定数回路
   に接続され、１）１■肥第（ｍ＋１）のトランジスタの
   ベースＩｄ　第ｍの基準電圧に接続され、前記第（ｍ＋
   ３）のトランジスタのベースは第（ｍ＋ｉ）の基塩電圧
   に接続されている（　ｍ　＝　１．２．・・・ｎ）こと
   を特徴とする単安定マルチバイブレータ回路。