JPS5984592A - 半導体レ−ザ−素子およびその製造方法 - Google Patents
半導体レ−ザ−素子およびその製造方法Info
- Publication number
- JPS5984592A JPS5984592A JP19474082A JP19474082A JPS5984592A JP S5984592 A JPS5984592 A JP S5984592A JP 19474082 A JP19474082 A JP 19474082A JP 19474082 A JP19474082 A JP 19474082A JP S5984592 A JPS5984592 A JP S5984592A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- chip
- semiconductor
- active layer
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体レーザー素子お↓ひその製造方法に関す
る。
る。
半導体レーザー（レーザーダイオード）としては、Ｇａ
ＡｔＡｓ系で作られる可視レーザー（含赤外レーザー）
または工ｆｉＧａＡ８ｐ系で形作られる長波長レーザー
が知られている。これら半導体レーザーの素子（チップ
）構造の一つとして、示１図に示す工うな埋込みへテロ
構造（ＢＨ構造）が知られている。同図は長波長レーザ
ー素子におけるＢＥ構造紫示すものである。
ＡｔＡｓ系で作られる可視レーザー（含赤外レーザー）
または工ｆｉＧａＡ８ｐ系で形作られる長波長レーザー
が知られている。これら半導体レーザーの素子（チップ
）構造の一つとして、示１図に示す工うな埋込みへテロ
構造（ＢＨ構造）が知られている。同図は長波長レーザ
ー素子におけるＢＥ構造紫示すものである。
千ツブ１はｎ導電形（ｎ形）のＩｎＰの基板２を基に形
成されている。すなわち、この基板２の土面には中央部
が帯状のメサ部３となるＴθを含む工ｎＰからなるｎ形
りラッド層４が設けられている。１飢 このメサ部３上
にはＩｎＧａＡθＰからなる活性層５ 、Ｚ ｎを含む
工ｎＰからなるｐ導電形（ｐ形）クラッド層６．Ｚｎ’
ｒ含む工ｎＧａＡ８Ｆからなるｐ形のキャップ層７が順
次積層形成されている。１だ、メサ部３の画側の活性層
５工りも低い部分にはｚｎ’ｌ含む工ｒ、Ｐからなるｐ
形のブロッキング層８が埋め込１れている。また、この
ブロッキング層８上にはＴｅ′に含む工ｎＰからなるｎ
形埋込層９が設けられている。また、ｎ形埋込層９の上
面は絶縁膜１０で被われている。そして、ストライプ状
に延在するキャンプ層７およびキャップ層７の両側の絶
縁膜１０部分にれ［金糸のアノード電極１１が形成され
ている。また、キャンプ層７からｐ形りラッド層６の上
部はＺｎが拡散層れで電極コンタクト用拡散層１２（図
中点点を施した領域）が設けられている。さらに、基機
２の下面には金糸のカソード＠ ％ １．３が形成され
ている。
成されている。すなわち、この基板２の土面には中央部
が帯状のメサ部３となるＴθを含む工ｎＰからなるｎ形
りラッド層４が設けられている。１飢 このメサ部３上
にはＩｎＧａＡθＰからなる活性層５ 、Ｚ ｎを含む
工ｎＰからなるｐ導電形（ｐ形）クラッド層６．Ｚｎ’
ｒ含む工ｎＧａＡ８Ｆからなるｐ形のキャップ層７が順
次積層形成されている。１だ、メサ部３の画側の活性層
５工りも低い部分にはｚｎ’ｌ含む工ｒ、Ｐからなるｐ
形のブロッキング層８が埋め込１れている。また、この
ブロッキング層８上にはＴｅ′に含む工ｎＰからなるｎ
形埋込層９が設けられている。また、ｎ形埋込層９の上
面は絶縁膜１０で被われている。そして、ストライプ状
に延在するキャンプ層７およびキャップ層７の両側の絶
縁膜１０部分にれ［金糸のアノード電極１１が形成され
ている。また、キャンプ層７からｐ形りラッド層６の上
部はＺｎが拡散層れで電極コンタクト用拡散層１２（図
中点点を施した領域）が設けられている。さらに、基機
２の下面には金糸のカソード＠ ％ １．３が形成され
ている。
ところで、前記チップｌにおけるブロッキングｆｆ１ｉ
８およびｎ形埋込層９の製造は、基板２上にハロ次ｎ形
クラッド層４．活性屡５．ｐ形りラッド層６、キャップ
層７を積層した半導体板（ウェー・）において、ｎ形り
ラッド層４の途中に１で達する１対の溝全エツチングに
よって多慰平行に設けた後、これら溝部分に液相エピタ
キシャル成長法によって順次ブロッキング層８およびｎ
形埋込層９を形成する。
８およびｎ形埋込層９の製造は、基板２上にハロ次ｎ形
クラッド層４．活性屡５．ｐ形りラッド層６、キャップ
層７を積層した半導体板（ウェー・）において、ｎ形り
ラッド層４の途中に１で達する１対の溝全エツチングに
よって多慰平行に設けた後、これら溝部分に液相エピタ
キシャル成長法によって順次ブロッキング層８およびｎ
形埋込層９を形成する。
しかし、この方法ではつぎのよう々欠点があることが本
発明者によって見いだされた。すなわち、ブロッキング
層８とｎ形埋込層９のＪ５？さは液相エピタキシャル成
長時間によってコントロールしているが、再現性に乏し
い。このため、キャンプ層７面とｎ形埋込層９の表面と
の間の段差（ｈ）のばらつきが大きくなる。この際、キ
ャンプ層７の上面よりもｎ形埋込層９の上面が低く、か
つその段差（ｈ）が大きい場合（たとえば１μｍ以上）
には、アノード電極１１をソルダーによってザブマウン
トに固定する際の押付力によってチップ１にクランクが
入り易くなり歩留低下を引き起丁原因となる。特に、Ｂ
Ｈ槽構造ヘテ゛口接合であることから、ブロッキング層
８およびｎ形埋込層９の成長時、メサ部３およびメサ部
３上の活性Ｎ５゜ｐ形りランド層６．キャンプ層７との
界面部分での成丹が他の部分よりも早いことから、第１
図で示す工うに、キャンプ層７０両側部分で盛り上がる
傾向がある。この結果、前記デツプボンディング時のチ
ップクランク全助長することになる。
発明者によって見いだされた。すなわち、ブロッキング
層８とｎ形埋込層９のＪ５？さは液相エピタキシャル成
長時間によってコントロールしているが、再現性に乏し
い。このため、キャンプ層７面とｎ形埋込層９の表面と
の間の段差（ｈ）のばらつきが大きくなる。この際、キ
ャンプ層７の上面よりもｎ形埋込層９の上面が低く、か
つその段差（ｈ）が大きい場合（たとえば１μｍ以上）
には、アノード電極１１をソルダーによってザブマウン
トに固定する際の押付力によってチップ１にクランクが
入り易くなり歩留低下を引き起丁原因となる。特に、Ｂ
Ｈ槽構造ヘテ゛口接合であることから、ブロッキング層
８およびｎ形埋込層９の成長時、メサ部３およびメサ部
３上の活性Ｎ５゜ｐ形りランド層６．キャンプ層７との
界面部分での成丹が他の部分よりも早いことから、第１
図で示す工うに、キャンプ層７０両側部分で盛り上がる
傾向がある。この結果、前記デツプボンディング時のチ
ップクランク全助長することになる。
また、チップ１はウエノ・全格子状に分断することによ
って形作られる。この際、活性層５が露出する端面はレ
ーザー光を出射する出射面となるが、この面はレーザー
光全出射させるために伊面としておく必要がある。そこ
で、ウェハの分断に際しては、あらかじめスクライブ作
業前に外３力を加えて半導体結晶の分開線を走らせ、ス
クライブ時にこの襞間線部分で襞間させることによって
襞間面ｒ働面として使用している。
って形作られる。この際、活性層５が露出する端面はレ
ーザー光を出射する出射面となるが、この面はレーザー
光全出射させるために伊面としておく必要がある。そこ
で、ウェハの分断に際しては、あらかじめスクライブ作
業前に外３力を加えて半導体結晶の分開線を走らせ、ス
クライブ時にこの襞間線部分で襞間させることによって
襞間面ｒ働面として使用している。
し２かし、前記のように、キャップ層７とｎ形埋込層９
との間の段差（ｈ）が大きくなると、前ｉピ襞間線を走
らせる際、ウェハの１９さの異る前記段差部分で襞開線
がずれてし１い、チップ】における出射面の伊面化がで
きなくなってし１い、所望のレーザー発振が行なえなく
なる。
との間の段差（ｈ）が大きくなると、前ｉピ襞間線を走
らせる際、ウェハの１９さの異る前記段差部分で襞開線
がずれてし１い、チップ】における出射面の伊面化がで
きなくなってし１い、所望のレーザー発振が行なえなく
なる。
したがって、本発明の目的はＢＨ槽構造レーザーチップ
において、メサ部上の最上半導体層の上面と、両側の埋
込層の上面との間の段差が小さいチップおよびその製造
方法全提供することにある。
において、メサ部上の最上半導体層の上面と、両側の埋
込層の上面との間の段差が小さいチップおよびその製造
方法全提供することにある。
このような目的を達成するために本発明は、端面からレ
ーザー光を出射する化合物半導体からなる活性層と、こ
の活性層の上下にそれぞれ設けられる相互に逆導電形と
なる化合物半導体層と、會有する半導体レーザー素子に
おいて、前記活性層の両側には耐熱性かつ耐薬品性の絶
縁体が配設されてい、るものであり、かつこの絶縁体の
上面は活性層上の最上層の化合物半導体層の上面と略一
致しているものである。
ーザー光を出射する化合物半導体からなる活性層と、こ
の活性層の上下にそれぞれ設けられる相互に逆導電形と
なる化合物半導体層と、會有する半導体レーザー素子に
おいて、前記活性層の両側には耐熱性かつ耐薬品性の絶
縁体が配設されてい、るものであり、かつこの絶縁体の
上面は活性層上の最上層の化合物半導体層の上面と略一
致しているものである。
また、チップの製造にあっては、化合物牛導体基板の上
面上に化合物１牛ｚｎ体で順次クラッド層。
面上に化合物１牛ｚｎ体で順次クラッド層。
活性層、クラッド層を少なくとも積層形成する工程と、
この積層状態の半導体板の上面に前記化合物中型体基板
に達する深さの１対の溝を複数平行に設けるエツチング
剤稈と、前記溝内にｍｌ熱性でかつ耐薬品性の絶絢体を
埋め込み塞ぐ工程と、前記絶縁体音マスクとして活性層
上の化合物半導体Ｒ・）表層部に電極コンタクト用不純
物を拡散する工程と、前記半導体板の上面お工ひその下
面にそれぞれ電極を形成する工程と、前記半導体板を格
子状に分断して複ムの半導体レーザー素子とする工程と
、によってチップを製造するものである。
この積層状態の半導体板の上面に前記化合物中型体基板
に達する深さの１対の溝を複数平行に設けるエツチング
剤稈と、前記溝内にｍｌ熱性でかつ耐薬品性の絶絢体を
埋め込み塞ぐ工程と、前記絶縁体音マスクとして活性層
上の化合物半導体Ｒ・）表層部に電極コンタクト用不純
物を拡散する工程と、前記半導体板の上面お工ひその下
面にそれぞれ電極を形成する工程と、前記半導体板を格
子状に分断して複ムの半導体レーザー素子とする工程と
、によってチップを製造するものである。
以下、実施例によＱ本発明全説明する。
第２図（ａ）〜（θ）は本発明の一実施例による半導体
レーザー素子の製造方法全ポア断面図である。この実施
例でシよ同図（ａ）に示すように、半導体板（ウェー・
）１４７用意する。この半導体板１４は、Ｉｎ 、Ｇ＆
’、Ａｓ 、Ｐ等からなる化合物半導体層を積）９６シ
た構造となっていて、最下層は１００μｍ桿度の＋９さ
のｎ彫工ｎＰの基板２となっている。□この基板２」二
にはＴｅ’？含む工ｎＰからなるｎ形りラッド層４．Ｉ
ｎＧａＡＳＦからなる活性層５゜Ｚｎｙ含む工ｎＰから
なるｐ形りラッドＪ（ｊＮ６．ｚｎを含む工ｆｉＧ、Ａ
９Ｆからなるｐ形のキャップ層７が順次形成されている
。前記活性層５は防百Ａとなり、他の層は１μｍ前後の
厚さと々っている。なお、キャップ層７は後工程の熱処
理時にＰの蒸発全防止するために設けるが、場合によっ
ては必ずしも必要ではない。
レーザー素子の製造方法全ポア断面図である。この実施
例でシよ同図（ａ）に示すように、半導体板（ウェー・
）１４７用意する。この半導体板１４は、Ｉｎ 、Ｇ＆
’、Ａｓ 、Ｐ等からなる化合物半導体層を積）９６シ
た構造となっていて、最下層は１００μｍ桿度の＋９さ
のｎ彫工ｎＰの基板２となっている。□この基板２」二
にはＴｅ’？含む工ｎＰからなるｎ形りラッド層４．Ｉ
ｎＧａＡＳＦからなる活性層５゜Ｚｎｙ含む工ｎＰから
なるｐ形りラッドＪ（ｊＮ６．ｚｎを含む工ｆｉＧ、Ａ
９Ｆからなるｐ形のキャップ層７が順次形成されている
。前記活性層５は防百Ａとなり、他の層は１μｍ前後の
厚さと々っている。なお、キャップ層７は後工程の熱処
理時にＰの蒸発全防止するために設けるが、場合によっ
ては必ずしも必要ではない。
つきに、同図（ｂ）で示す工うに、このウエノ・１４の
上面に平行に帯状のマスク１５を形成した後、マスク１
５から露出する半導体層を１１−次エッチングして溝１
６を形成する。溝１６は１チツプを作るためには１対必
すとなる。丁なわち、後述するが、ウェハ１４は相互に
隣接する１対の溝１６の中間部分、′ｔ′溝１６に沿っ
て分断されるとともに、溝１６に沿う方向に一定間隔で
襞間分断されることによってチップとなる。前記マスク
１５はたとえばリンガラス（ｐＳａ ）、５ｔｏ２に工
って形成される。
上面に平行に帯状のマスク１５を形成した後、マスク１
５から露出する半導体層を１１−次エッチングして溝１
６を形成する。溝１６は１チツプを作るためには１対必
すとなる。丁なわち、後述するが、ウェハ１４は相互に
隣接する１対の溝１６の中間部分、′ｔ′溝１６に沿っ
て分断されるとともに、溝１６に沿う方向に一定間隔で
襞間分断されることによってチップとなる。前記マスク
１５はたとえばリンガラス（ｐＳａ ）、５ｔｏ２に工
って形成される。
つぎに、同図（ｃ）に示すように、ウェハ１４の溝１６
を耐熱性でかつ耐薬品性の絶縁体１７で埋ぬて盃ぐとと
もに、マスク１５に除去する。前記絶Ｈ体１７はマスク
１５の除去時のエツチング剤、たとえばぶつ酸系エッチ
ャントに対して劣化するものであってハ在らないととも
に、以後の製造工程およびチップとなって和文てられる
工程における熱処理時（たとえは、高熱処理としては電
極形成時の蒸着瀞度３６０℃がある。）に劣化してはな
らガい。したがって、絶縁体１７は側熱性。劇薬品性が
要求される。絶縁体１７０１例と（７てはポリイミド系
樹脂が好適である。また、絶縁体１７の上面とキャップ
層７の上面との段差はできるだけ小さくテる工うにし、
小くともチップ化、チンプホンデイング時に支障を生じ
ない以下の段差となるようにする。従来は、たとえは１
μｍの段差が艮品と不艮品との判定の目安とするとした
場合、この実施例では絶縁体１７′にスピンナー塗布に
よって行うことによってＶ十μｍと低い段差とすること
も可能である。また、ポリイミド系樹脂はヒドラジン系
エッチャントによって容易に除去可能であることから、
塗布し丁ぎの場合には除去して再度新に塗布することが
できるとともに、塗布不足の場合は新に塗布してその塗
布ｉｔｋ増大させることができる。したがって、絶縁体
形成は再生処理が可能となる。
を耐熱性でかつ耐薬品性の絶縁体１７で埋ぬて盃ぐとと
もに、マスク１５に除去する。前記絶Ｈ体１７はマスク
１５の除去時のエツチング剤、たとえばぶつ酸系エッチ
ャントに対して劣化するものであってハ在らないととも
に、以後の製造工程およびチップとなって和文てられる
工程における熱処理時（たとえは、高熱処理としては電
極形成時の蒸着瀞度３６０℃がある。）に劣化してはな
らガい。したがって、絶縁体１７は側熱性。劇薬品性が
要求される。絶縁体１７０１例と（７てはポリイミド系
樹脂が好適である。また、絶縁体１７の上面とキャップ
層７の上面との段差はできるだけ小さくテる工うにし、
小くともチップ化、チンプホンデイング時に支障を生じ
ない以下の段差となるようにする。従来は、たとえは１
μｍの段差が艮品と不艮品との判定の目安とするとした
場合、この実施例では絶縁体１７′にスピンナー塗布に
よって行うことによってＶ十μｍと低い段差とすること
も可能である。また、ポリイミド系樹脂はヒドラジン系
エッチャントによって容易に除去可能であることから、
塗布し丁ぎの場合には除去して再度新に塗布することが
できるとともに、塗布不足の場合は新に塗布してその塗
布ｉｔｋ増大させることができる。したがって、絶縁体
形成は再生処理が可能となる。
つきに、同図（Ｃ）に示すように、絶縁体１７をマスク
として電極コンタクト用不純物であるｚｎを図中点々で
示すようにキャップ層７お工びｐ形りラッド層６表層部
に拡散させて、電極コンタクト用拡散層１２を形成する
。
として電極コンタクト用不純物であるｚｎを図中点々で
示すようにキャップ層７お工びｐ形りラッド層６表層部
に拡散させて、電極コンタクト用拡散層１２を形成する
。
つきに、同図（ｂ）で示す工うに、ウェハ１４の上面、
丁なわちキャップ層７上側およびウェハ１４の下面に金
糸電極ｉ１．５・〜２μｍの厚さに蓋着で形成し、上面
にアノード電極１１．下面にカソード電極１３會形成す
る。
丁なわちキャップ層７上側およびウェハ１４の下面に金
糸電極ｉ１．５・〜２μｍの厚さに蓋着で形成し、上面
にアノード電極１１．下面にカソード電極１３會形成す
る。
つぎ、に、ウェハ１４は絶縁体１７が延在する長手方向
に沿って一定間隔、たとえば４００μｍ間隔に平行に襞
間線が走らせられる。その後、ウェー・１４は襞間線で
スクライブによって分断されるとともに、各絶縁体１７
の中央部分で分断され、同図（θ）で示すような多数の
半導体レーザー素子（チップ）■となる。
に沿って一定間隔、たとえば４００μｍ間隔に平行に襞
間線が走らせられる。その後、ウェー・１４は襞間線で
スクライブによって分断されるとともに、各絶縁体１７
の中央部分で分断され、同図（θ）で示すような多数の
半導体レーザー素子（チップ）■となる。
このような実施例によれば、躬１造されたチップ１はキ
ャップ層７の上面と絶縁体１７の上面とは略同−面とな
り、従来のような大きな段差とはなら々い。このため、
アノード電袷１１の上面（表面）も平坦となることから
、アノード電極面全ソルダーによってザブマウントに固
定した場合、固定時のチップ１に加わる押圧力はチップ
全体に均一に加わり、従来のような段差によるチップク
ランクは起きない。このため、チップボンティングの歩
留向上が図れるとともに、チップボンディングの信頼度
、丁なわち半導体レーザー装置の信頼度が向上する。
ャップ層７の上面と絶縁体１７の上面とは略同−面とな
り、従来のような大きな段差とはなら々い。このため、
アノード電袷１１の上面（表面）も平坦となることから
、アノード電極面全ソルダーによってザブマウントに固
定した場合、固定時のチップ１に加わる押圧力はチップ
全体に均一に加わり、従来のような段差によるチップク
ランクは起きない。このため、チップボンティングの歩
留向上が図れるとともに、チップボンディングの信頼度
、丁なわち半導体レーザー装置の信頼度が向上する。
また、この実施例のチップ１では、活性層５０両側部は
従来の半導体から絶縁体になったことから、電流リーク
はより以上に防止でき、素子特性の向」二、たとえは、
しきい値電流飴（■ｔｈ）？ｒ低くすることができる。
従来の半導体から絶縁体になったことから、電流リーク
はより以上に防止でき、素子特性の向」二、たとえは、
しきい値電流飴（■ｔｈ）？ｒ低くすることができる。
１だ、この実施例を製造上の観点で捕えてみるど、キャ
ップＦＩ７と？縁体１７の表面での段差が椅めて少なく
、ウェハ１４の上面は略平坦となる。
ップＦＩ７と？縁体１７の表面での段差が椅めて少なく
、ウェハ１４の上面は略平坦となる。
この結果、外力を加えてウニ・・１４に襞間線を走らせ
た場合、段差がなく、ウエノ・１４の厚みが均一である
ことから襞間線は真直に走り、従来のように活性層近傍
で襞間面がずれる等の不都合は生じない。この結果、チ
ップ１の出射面はψ面となることから、レーザー光発振
が確実となり、その出力も安定するとともに、チップ製
造歩留も向上する。
た場合、段差がなく、ウエノ・１４の厚みが均一である
ことから襞間線は真直に走り、従来のように活性層近傍
で襞間面がずれる等の不都合は生じない。この結果、チ
ップ１の出射面はψ面となることから、レーザー光発振
が確実となり、その出力も安定するとともに、チップ製
造歩留も向上する。
でた、ウニ・・１４の溝１６に埋める工程は、従来のブ
ロッキング層およびｎ形埋込層の２回のエピタキシャル
成長に代えて、この実施例では絶縁体形成の１回の塗布
、ベーク作業によって行なえること、Ｉｔ、絶縁体形成
は修正が可能であることから、製造コストの低減を図る
ことができる。
ロッキング層およびｎ形埋込層の２回のエピタキシャル
成長に代えて、この実施例では絶縁体形成の１回の塗布
、ベーク作業によって行なえること、Ｉｔ、絶縁体形成
は修正が可能であることから、製造コストの低減を図る
ことができる。
なお、本発明は前記実施例に限定されるものではない。
また、この発明はＧ、ＡＬＡＢ系のＢＨ構造の半導体レ
ーザー素子お工ひその製造方法にも同様に適用でき、同
様の効果を奏する。
ーザー素子お工ひその製造方法にも同様に適用でき、同
様の効果を奏する。
以上のように、本発明によれば、ＢＨ構造の半導体レー
ザー素子の活性層上の最上半導体層の上面と、両側の埋
込層の上面との間の段差が小宴くなるため、半導体レー
ザー素子の上面は平坦となる。このため、半導体レーザ
ー素子の取付時に半導体レーザー素子が前記段差が原因
となるような破損は防止できる。
ザー素子の活性層上の最上半導体層の上面と、両側の埋
込層の上面との間の段差が小宴くなるため、半導体レー
ザー素子の上面は平坦となる。このため、半導体レーザ
ー素子の取付時に半導体レーザー素子が前記段差が原因
となるような破損は防止できる。
また、ウェハを分断して多数の半導体レーザー素子とす
る際にも前記段差が小さいことがら分断不良も生じ難い
。したがって、半導体レーザー装置製造の歩留向上、特
性向上が図れる。
る際にも前記段差が小さいことがら分断不良も生じ難い
。したがって、半導体レーザー装置製造の歩留向上、特
性向上が図れる。
第１図は従来のＢＨ構造のレーザーチップを示す断面図
、 第２図（ａ）〜（θ）ｌｄ本発明の一実施例にょるＢ）
Ｉ構造のレーザーチップの製造方法を示す断面図である
、 ■・・・チップ、２・・・基板、３・・・メサ部、４・
・・ｎ形りラッド層、５・・・活性層、６・・ｐ形りラ
ッド層、７・・・キャンプ層、１１・・・７ノード電極
、１３・・・カンード電極、１４・・・ウェハ、１６・
・・溝、１７・・・絶縁体。 代理人 弁理士 薄 １）利 幸 第 １ 図 第 ２ 図 第 ２ 図 ４３
、 第２図（ａ）〜（θ）ｌｄ本発明の一実施例にょるＢ）
Ｉ構造のレーザーチップの製造方法を示す断面図である
、 ■・・・チップ、２・・・基板、３・・・メサ部、４・
・・ｎ形りラッド層、５・・・活性層、６・・ｐ形りラ
ッド層、７・・・キャンプ層、１１・・・７ノード電極
、１３・・・カンード電極、１４・・・ウェハ、１６・
・・溝、１７・・・絶縁体。 代理人 弁理士 薄 １）利 幸 第 １ 図 第 ２ 図 第 ２ 図 ４３
Claims (1)
- 【特許請求の範囲】 ■、端面からレーザー光を出射する化合物半導体からな
る活性層と、この活性層の上下にそれぞれ設けられる相
互に逆導電形となる化合物半導体層と、を有する半導体
レーザー素子において、前記活性層の両側には耐熱性か
つ耐薬品性の絶縁体が配設きれていることを特徴とする
半導体レーザー素子。 ２、前記活性層上には少なくとも１層以上の化合物半導
体層が設けられているとともに、この化合物半導体層の
最上層の上面と前ｉピ絶縁体の上面とは略同−高さとな
っていることを特徴とする特許請求の範囲第１項記載の
半導体レーザー素子。 ３、化合物半導体基板の上面上に化合物半導体で順次ク
ラッド層、活性層、クラッド層を少なくとも積層形成す
る工程と、この積層状態の半導体板の上面に前配化合物
半導体基板に達する深さの１対の溝を複数平行に設ける
エソチップ工程と、前配溝内に耐熱性でかつ耐薬品性の
絶縁体を伸め込み塞ぐ工程と、前記絶縁体をマスクとし
て活性層上の化合物半導体層表層部に［９コンタクト用
不純物を拡散する工程と、前記半導体板の上面お工びそ
の下面にそれぞれ電極を形成する工程と、前記半導体板
を格子状に分断して複数の半導体１）−ザー素子とする
工程と、を有することを特徴とする半導体レーザー素子
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19474082A JPS5984592A (ja) | 1982-11-08 | 1982-11-08 | 半導体レ−ザ−素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19474082A JPS5984592A (ja) | 1982-11-08 | 1982-11-08 | 半導体レ−ザ−素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5984592A true JPS5984592A (ja) | 1984-05-16 |
Family
ID=16329435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19474082A Pending JPS5984592A (ja) | 1982-11-08 | 1982-11-08 | 半導体レ−ザ−素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5984592A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61194889A (ja) * | 1985-02-25 | 1986-08-29 | Sumitomo Electric Ind Ltd | 半導体レ−ザ |
| JPS61196591A (ja) * | 1985-02-25 | 1986-08-30 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レ−ザ |
| JPS63122187A (ja) * | 1986-11-11 | 1988-05-26 | Omron Tateisi Electronics Co | 半導体レ−ザ |
| JPS63220588A (ja) * | 1987-03-10 | 1988-09-13 | Omron Tateisi Electronics Co | 半導体レ−ザ |
-
1982
- 1982-11-08 JP JP19474082A patent/JPS5984592A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61194889A (ja) * | 1985-02-25 | 1986-08-29 | Sumitomo Electric Ind Ltd | 半導体レ−ザ |
| JPS61196591A (ja) * | 1985-02-25 | 1986-08-30 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レ−ザ |
| JPS63122187A (ja) * | 1986-11-11 | 1988-05-26 | Omron Tateisi Electronics Co | 半導体レ−ザ |
| JPS63220588A (ja) * | 1987-03-10 | 1988-09-13 | Omron Tateisi Electronics Co | 半導体レ−ザ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4675058A (en) | Method of manufacturing a high-bandwidth, high radiance, surface emitting LED | |
| US5306647A (en) | Method for manufacturing a solar cell from a substrate wafer | |
| JPS5984592A (ja) | 半導体レ−ザ−素子およびその製造方法 | |
| JPH0716081B2 (ja) | 半導体発光装置 | |
| JPH03250684A (ja) | メサ埋め込み型光半導体装置の製造方法 | |
| CN112382926B (zh) | 一种低电容的垂直腔面发射激光器及制作方法 | |
| JPH05218585A (ja) | 半導体発光装置 | |
| JPS61242091A (ja) | 半導体発光素子 | |
| JPS61280686A (ja) | 半導体発光素子およびその製造方法 | |
| JPS5885584A (ja) | 半導体レ−ザ | |
| JPH05121722A (ja) | 半導体発光装置およびその製造方法 | |
| JPH088458A (ja) | 面発光型発光ダイオード | |
| CN117410306A (zh) | 高压发光芯片及其制作方法、显示装置 | |
| JPS6361793B2 (ja) | ||
| JPS5882589A (ja) | 半導体レ−ザ | |
| JPS6318874B2 (ja) | ||
| JP2003110195A (ja) | 半導体光素子及びその製造方法 | |
| JPS59208884A (ja) | 埋込ヘテロ形半導体レ−ザ−素子の製造方法 | |
| JPS63205981A (ja) | 半導体レ−ザ | |
| JPS5887893A (ja) | 半導体レ−ザ−素子 | |
| JPS5864086A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JPH01111393A (ja) | 半導体レーザ | |
| JPH06120615A (ja) | 半導体レーザ素子の製造方法 | |
| JPS622479B2 (ja) | ||
| JPS5842283A (ja) | 埋込み型半導体レ−ザの製法 |