JPS5983467A - 同期分離回路 - Google Patents
同期分離回路Info
- Publication number
- JPS5983467A JPS5983467A JP19399182A JP19399182A JPS5983467A JP S5983467 A JPS5983467 A JP S5983467A JP 19399182 A JP19399182 A JP 19399182A JP 19399182 A JP19399182 A JP 19399182A JP S5983467 A JPS5983467 A JP S5983467A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- separation
- signal
- composite video
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、テレビジョン装置の複合映像信号から同期信
号を取シ出す同期分離回路に関する。
号を取シ出す同期分離回路に関する。
テレビジョン装置に於いては、複合映像信号よシ同期信
号を分離して取出す必要がしばしばある。
号を分離して取出す必要がしばしばある。
第１図に示す回路は、この目的で使用される同期分離回
路の従来例である。
路の従来例である。
第１図に於いて、バッファ回路１は、複合映倫信号を受
ケ、低インピーダンスでバッファ回路３ヘコンデンサ２
を介して送シ出す。この際、スイッチ回路６は、クラン
プパルス整形回路７かラノクランプパルスによって制御
され、コンデンサ２と共にクランプ電位供給回路８よし
供給されるクランプ電位に複合映像信号をクランプする
。コンパレータ５は、バッファ回路３から出力されるク
ランプされた複合映像信号より同期信号を分離して出力
とすると共に、クランプパルス整形回路７へ供給する。
ケ、低インピーダンスでバッファ回路３ヘコンデンサ２
を介して送シ出す。この際、スイッチ回路６は、クラン
プパルス整形回路７かラノクランプパルスによって制御
され、コンデンサ２と共にクランプ電位供給回路８よし
供給されるクランプ電位に複合映像信号をクランプする
。コンパレータ５は、バッファ回路３から出力されるク
ランプされた複合映像信号より同期信号を分離して出力
とすると共に、クランプパルス整形回路７へ供給する。
第３図は、第１図の回路で平均映像レベルのステップ変
化を有する複合映像入力に対する応答を示すもので、第
３図−（ａ）に示すように、平均映像レベルが高い信号
から低い信号へ切替ったとき０点コンパレータ５の入力
では第３図−（１））のように同期信号がコンパレータ
５のスライス点（−，１線）より高くなり、コンデンサ
２の電荷が放電されて同期信号がコンパレータ５のスラ
イス点にがかる０点まで分離同期が得られなくなる。こ
の分離同期が欠ける期間はコンデンサ２と抵抗４による
時定数に依存する。この時定数を小さくすれば、第３図
−（１））ｌ（Ｃ）の破線で示すように、分離同ｊ＜Ｊ
＋の欠ける期間は短かくすることができるが、？！、３
図−（ｅ）、 ＜ｏの破線で示す如く水平期間での下が
りも大きくなり、正常な分離同期が得られなくなるため
、この時定数はある程度大きくしておく必要がある。し
たがってこの種の同期分離回路では前述の分離同期の欠
けを少なくできない欠点があった。
化を有する複合映像入力に対する応答を示すもので、第
３図−（ａ）に示すように、平均映像レベルが高い信号
から低い信号へ切替ったとき０点コンパレータ５の入力
では第３図−（１））のように同期信号がコンパレータ
５のスライス点（−，１線）より高くなり、コンデンサ
２の電荷が放電されて同期信号がコンパレータ５のスラ
イス点にがかる０点まで分離同期が得られなくなる。こ
の分離同期が欠ける期間はコンデンサ２と抵抗４による
時定数に依存する。この時定数を小さくすれば、第３図
−（１））ｌ（Ｃ）の破線で示すように、分離同ｊ＜Ｊ
＋の欠ける期間は短かくすることができるが、？！、３
図−（ｅ）、 ＜ｏの破線で示す如く水平期間での下が
りも大きくなり、正常な分離同期が得られなくなるため
、この時定数はある程度大きくしておく必要がある。し
たがってこの種の同期分離回路では前述の分離同期の欠
けを少なくできない欠点があった。
本発明の目的は、上記欠点を除去し、分離特性が良好で
、かつ平均映像レベルのステップ変化に対し、分離同期
出力の欠けの少ない同期分離回路を提供することにある
。
、かつ平均映像レベルのステップ変化に対し、分離同期
出力の欠けの少ない同期分離回路を提供することにある
。
即ち、本発明は、複合映像信号を受け、低インピーダン
スで前記複合映像信号を送り出す第１のバッファ回路と
、前記第１のバッファ回路からコンデンサを通して前記
複合信号を高インピーダンスで受ける第２のバッファ回
路と、前記第２のバッファ回路の入力端に接続され、前
記複合映像信号をクランプ電位供給回路よシ供給される
クランプ電位にクランプする第１のスイッチ回路と、前
記第２のバッファ回路から出力されるクランプされた初
台映像佃号から同期信号を分離して出力するコンパレー
タと、該分離同期信号よりクランプパルスを発生し、前
記第１のスイッチ回路へ供給するクランプパルス整形回
路とを有して構成される同期分離回路において、前記分
離同期信号によりトリガーされるリドリガーモノマルチ
バイブレータと、該リドリガーモノマルチバイブレータ
出力により制御される第２のスイッチ回路とを備え、且
つ、該第２のスイッチ回路は、抵抗を直列接続すると共
に、前記第１のスイッチ回路と並列に接続されて成るこ
とを特徴とする。
スで前記複合映像信号を送り出す第１のバッファ回路と
、前記第１のバッファ回路からコンデンサを通して前記
複合信号を高インピーダンスで受ける第２のバッファ回
路と、前記第２のバッファ回路の入力端に接続され、前
記複合映像信号をクランプ電位供給回路よシ供給される
クランプ電位にクランプする第１のスイッチ回路と、前
記第２のバッファ回路から出力されるクランプされた初
台映像佃号から同期信号を分離して出力するコンパレー
タと、該分離同期信号よりクランプパルスを発生し、前
記第１のスイッチ回路へ供給するクランプパルス整形回
路とを有して構成される同期分離回路において、前記分
離同期信号によりトリガーされるリドリガーモノマルチ
バイブレータと、該リドリガーモノマルチバイブレータ
出力により制御される第２のスイッチ回路とを備え、且
つ、該第２のスイッチ回路は、抵抗を直列接続すると共
に、前記第１のスイッチ回路と並列に接続されて成るこ
とを特徴とする。
以下、本発明を図面に示す実施例に基づいて説明する。
第２図は本発明同期分離回路の一実施例を示すブロック
図である。
図である。
同図に示す本発明同期分離回路は、複合映像信号を受は
低インピーダンスで該信号をコンデンサ１２へ供給する
第１のバッファ回路１１と、前記複合映像信号をクラン
プする第１のスイッチ回路１６と、前記第１のスイッチ
回路１６にクランプ電位を供給するクランプ電位供給回
路１８と、前記クランプされた複合映像信号を第２のバ
ッファ回路１３を介して受け、同期信号を分離するコン
パレータ１５と、前記コンパレータ１５の分離同期信号
から前記第１のスイッチ回路１６へ送るクランプパルス
を発生するクランプパルス整形回路１７とを備え、且つ
、前記分離回期信号に↓リドリガーされるリドリガーモ
ノマルチバイブレータ２０と、該リドリガーモノマルチ
バイブレータ２０の出力により制御される第２のスイッ
チ回路１９とを有して構成される。
低インピーダンスで該信号をコンデンサ１２へ供給する
第１のバッファ回路１１と、前記複合映像信号をクラン
プする第１のスイッチ回路１６と、前記第１のスイッチ
回路１６にクランプ電位を供給するクランプ電位供給回
路１８と、前記クランプされた複合映像信号を第２のバ
ッファ回路１３を介して受け、同期信号を分離するコン
パレータ１５と、前記コンパレータ１５の分離同期信号
から前記第１のスイッチ回路１６へ送るクランプパルス
を発生するクランプパルス整形回路１７とを備え、且つ
、前記分離回期信号に↓リドリガーされるリドリガーモ
ノマルチバイブレータ２０と、該リドリガーモノマルチ
バイブレータ２０の出力により制御される第２のスイッ
チ回路１９とを有して構成される。
上記リドリガーモノマルチバイブレータ２０は、上記コ
ンパレータ１５の出力と接続されて、分離同期信号に！
リドリガーされ、これによって分離同期の有無を検知す
る。父、上記第２のスイッチ回路１９は、抵抗１４を直
列に接続した状態で上記第１のスイッチ回路】６と並列
に接続される。
ンパレータ１５の出力と接続されて、分離同期信号に！
リドリガーされ、これによって分離同期の有無を検知す
る。父、上記第２のスイッチ回路１９は、抵抗１４を直
列に接続した状態で上記第１のスイッチ回路】６と並列
に接続される。
コノスイッチ回路１９は、上記リドリガーモノマルチバ
イブレータ２ｏの出力によりオンオフ制御され、上記コ
ンデンサ１２の放電時定数を変化させる。抵抗１４は、
上記スイッチ回路１９のオン時の時定数を設定する。
イブレータ２ｏの出力によりオンオフ制御され、上記コ
ンデンサ１２の放電時定数を変化させる。抵抗１４は、
上記スイッチ回路１９のオン時の時定数を設定する。
このように構成される本発明同期分離回路について、そ
の動作と共に更に詳しく説明する。
の動作と共に更に詳しく説明する。
バッファ回路ｌは、複合映像信号を受け、低インピーダ
ンスでコンデンサ１２へ送りｉす。ここで、スイッチ回
路１６は、クランプパルス整形回路１７からのクランプ
パルスによりオンオフして、複合映像信号をクランプ電
位供給回路１８のクランプ電位にクランプする。このク
ランプされた複合映像信号は、高インピーダンス入力の
バッファ１３に入力され、次段のコンパレータ１５にょ
シ同期信号を分離出力される。この分離した同期信号は
、リドリガーマルチバイブレータ２ｏ及びクランプパル
ス整形回路１７にも供給されている。
ンスでコンデンサ１２へ送りｉす。ここで、スイッチ回
路１６は、クランプパルス整形回路１７からのクランプ
パルスによりオンオフして、複合映像信号をクランプ電
位供給回路１８のクランプ電位にクランプする。このク
ランプされた複合映像信号は、高インピーダンス入力の
バッファ１３に入力され、次段のコンパレータ１５にょ
シ同期信号を分離出力される。この分離した同期信号は
、リドリガーマルチバイブレータ２ｏ及びクランプパル
ス整形回路１７にも供給されている。
クランプパルス整形回路１７は、前述のクランプパルス
を発生する。
を発生する。
又、リドリガーマルチバイブレータ２ｏは、分離同期信
号出力によシトリガーされ、第４図−（ｄ）に示される
ように、時間幅ＴＭのパルスを発生する。このパルスは
、ＴＭ＞ＴＨの関係になっており、ＴＨ間隔で来る同期
信号がある場合は、リドリガーマルチバイブレータ２０
の出力は変化しないＯ ここで第４図−（ａ）のような平均映像レベルのステッ
プ変化（０点）を伴なう入力があった場合、第４図−（
ｂ） 、 （Ｃ）に示すように、分離同期の欠けが起こ
る。これがＴＭを越えると、リドリガーマルチバイブレ
ータ２０は、トリガーされずに、第４図−（ｄ）に示す
ように出力に変化を生じる。これに伴なってスイッチ回
路１９がオンとなシ、コンデンサ１２の電荷を放電する
時定数は、抵抗１４がスイッチ回路Ｊ９に接続されてい
るため、スイッチ回路１９がオフのときに比し小さくな
る。このため、第４図−■）に示すように、スイッチ回
路１９がオフの時（■点−［相］点）よシも短かい時定
数で、コンパレータ１５の入力が変化しく■点−［Ｆ］
点）、コンパレータ１５は、再び分離同期出力を発生し
て、上記リドリガーモノマルチバイブレータ２０をトリ
ガーし、スイッチ回路１９はオフとなる。
号出力によシトリガーされ、第４図−（ｄ）に示される
ように、時間幅ＴＭのパルスを発生する。このパルスは
、ＴＭ＞ＴＨの関係になっており、ＴＨ間隔で来る同期
信号がある場合は、リドリガーマルチバイブレータ２０
の出力は変化しないＯ ここで第４図−（ａ）のような平均映像レベルのステッ
プ変化（０点）を伴なう入力があった場合、第４図−（
ｂ） 、 （Ｃ）に示すように、分離同期の欠けが起こ
る。これがＴＭを越えると、リドリガーマルチバイブレ
ータ２０は、トリガーされずに、第４図−（ｄ）に示す
ように出力に変化を生じる。これに伴なってスイッチ回
路１９がオンとなシ、コンデンサ１２の電荷を放電する
時定数は、抵抗１４がスイッチ回路Ｊ９に接続されてい
るため、スイッチ回路１９がオフのときに比し小さくな
る。このため、第４図−■）に示すように、スイッチ回
路１９がオフの時（■点−［相］点）よシも短かい時定
数で、コンパレータ１５の入力が変化しく■点−［Ｆ］
点）、コンパレータ１５は、再び分離同期出力を発生し
て、上記リドリガーモノマルチバイブレータ２０をトリ
ガーし、スイッチ回路１９はオフとなる。
スイッチ回路１９がオフの時の時定数は、コンデンサ１
２とバッファ回路１３の入力抵抗により決まシ、且つ、
バッファ回路１３の入力は高インピーダンスであるため
、非常に大きい値となる。
２とバッファ回路１３の入力抵抗により決まシ、且つ、
バッファ回路１３の入力は高インピーダンスであるため
、非常に大きい値となる。
これに対し、スイッチ回路１９がオンの時は、コンデン
サ１２と抵抗１４により決まるため、抵抗１４をバッフ
ァ回路１３の入力抵抗よシ充分小さくすれば、分離同期
がある場合と、ない場合での時定数の比を太きぐするこ
とができ、通常動作での分離特性を劣化させることなく
、平均映像レベルのステップ変化に対する分離同期出力
の欠けを少なくすることができる。
サ１２と抵抗１４により決まるため、抵抗１４をバッフ
ァ回路１３の入力抵抗よシ充分小さくすれば、分離同期
がある場合と、ない場合での時定数の比を太きぐするこ
とができ、通常動作での分離特性を劣化させることなく
、平均映像レベルのステップ変化に対する分離同期出力
の欠けを少なくすることができる。
本発明は、以上説明したように、分離同期の有無を検知
するリドリガーマルチバイブレータと、このリドリガー
マルチバイブレータ出力により制御されてオンオフし、
時定数を変化させるスイッチ回路とを設ける構成とした
ことにより、分離特性が良好で、かつ、平均映像レベル
の変動に対して出力分離同期の欠けの少ない同期分離回
路を得ることができる。
するリドリガーマルチバイブレータと、このリドリガー
マルチバイブレータ出力により制御されてオンオフし、
時定数を変化させるスイッチ回路とを設ける構成とした
ことにより、分離特性が良好で、かつ、平均映像レベル
の変動に対して出力分離同期の欠けの少ない同期分離回
路を得ることができる。
第１図は従来の同期分離回路を示すブロック図、第２図
は本発明の同期分離回路を示すブロック図、第３図は第
１図に示す従来例の動作を説明する波形図、第４図は第
２図に示す本発明の一実施例による動作を説明する波形
図である。 １・・・Ｗｘのバッファ回路 ２・・・コンデンサ３
・・・第２のバッファ回路 ４・・・抵抗５・・・コ
ンパレータ ６・・・スイッチ回路７・・・クラン
プパルス整形回路 ８・・・クランプ電位供給回路 １】・・・第１のバッファ回路 １２・・・コンデン
サ１３・・・第２のバッファ回路 １４・・・抵抗１
５・・・コンパレータ １６・・・第１のスイッチ回
路１７・・・クランプパルス整形回路 １８・・・クランプ電位供給回路 １９・・・第２のスイッチ回路 ２０・・・リドリガーモノマルチバイブレータ出願人
日本電気株式会社 第３図 （ｆ）３−ｍ−］ｆ 第４図
は本発明の同期分離回路を示すブロック図、第３図は第
１図に示す従来例の動作を説明する波形図、第４図は第
２図に示す本発明の一実施例による動作を説明する波形
図である。 １・・・Ｗｘのバッファ回路 ２・・・コンデンサ３
・・・第２のバッファ回路 ４・・・抵抗５・・・コ
ンパレータ ６・・・スイッチ回路７・・・クラン
プパルス整形回路 ８・・・クランプ電位供給回路 １】・・・第１のバッファ回路 １２・・・コンデン
サ１３・・・第２のバッファ回路 １４・・・抵抗１
５・・・コンパレータ １６・・・第１のスイッチ回
路１７・・・クランプパルス整形回路 １８・・・クランプ電位供給回路 １９・・・第２のスイッチ回路 ２０・・・リドリガーモノマルチバイブレータ出願人
日本電気株式会社 第３図 （ｆ）３−ｍ−］ｆ 第４図
Claims (1)
- 【特許請求の範囲】 複合映像信号を受け、低インピーダンスで前記複合映像
信号を送シ出す第１のバッファ回路と・前記第１のバッ
ファ回路からコンデンサを通して前記複合信号を高イン
ピーダンスで受ける第２のバッファ回路と、前記第２の
バッファ回路の入力端に接続され、前記複合映像信号を
クランプ電位供給回路より供給されるクランプ電位にク
ランプする第１のスイッチ回路と、前記第２のバッファ
回路から出力されるクランプされた複合映像信号から同
期信号を分離して出力するコンパレータと、該分離同期
信号よりクランプパルスを発生し、前記第１のスイッチ
回路へ供給するクランプパルス整形回路とを有して構成
される同期分離回路において、 前記分離同期信号によりトリガーさｈるリドリガーモノ
マルチバイブレータと、該リドリガーモノマルチバイブ
レータ出力により制御される第２のスイッチ回路とを備
え、且つ、該第２のスイッチ回路は、抵抗を直列接続す
ると共に、前記第１のスイッチ回路と並列に接続されて
成ることを特徴とする同期分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19399182A JPS5983467A (ja) | 1982-11-05 | 1982-11-05 | 同期分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19399182A JPS5983467A (ja) | 1982-11-05 | 1982-11-05 | 同期分離回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5983467A true JPS5983467A (ja) | 1984-05-14 |
Family
ID=16317147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19399182A Pending JPS5983467A (ja) | 1982-11-05 | 1982-11-05 | 同期分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5983467A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62104382A (ja) * | 1985-10-31 | 1987-05-14 | Nec Corp | クランプ回路 |
| JPS62289059A (ja) * | 1986-06-09 | 1987-12-15 | Matsushita Electric Ind Co Ltd | クランプ回路 |
-
1982
- 1982-11-05 JP JP19399182A patent/JPS5983467A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62104382A (ja) * | 1985-10-31 | 1987-05-14 | Nec Corp | クランプ回路 |
| JPS62289059A (ja) * | 1986-06-09 | 1987-12-15 | Matsushita Electric Ind Co Ltd | クランプ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5983467A (ja) | 同期分離回路 | |
| JP2963915B2 (ja) | 同期分離回路 | |
| JP2794887B2 (ja) | 映像切換混合装置 | |
| JPS59110280A (ja) | 水平同期信号処理回路 | |
| JPS59114972A (ja) | クランプ装置 | |
| JPH0365878A (ja) | 同期装置 | |
| JPH03145280A (ja) | 同期パルス検出用ディジタル回路配置 | |
| JPH0533584B2 (ja) | ||
| JP2812490B2 (ja) | 自動利得調整回路 | |
| JPS6145430B2 (ja) | ||
| JPH04290383A (ja) | 同期信号検出回路 | |
| JPS5841709B2 (ja) | コウソクドウサノ チヨクリユウクランプカイロソウチ | |
| JPH03154572A (ja) | 直流再生回路，同期分離回路及びそのいずれかを有するテレビジョン受像機 | |
| JP3198203B2 (ja) | 同期分離装置 | |
| JPH0678214A (ja) | Ｄ２規格映像調整装置 | |
| JPH0426280A (ja) | 映像信号処理回路 | |
| GB2221816A (en) | Television picture-in-picture display system | |
| JPH03151769A (ja) | クランプパルス発生回路 | |
| JPH02283172A (ja) | 水平同期分離回路 | |
| JPH01305776A (ja) | ビデオ同期信号補正回路 | |
| JPH04100385A (ja) | テレビジョンアンテナ入力レベル比較回路 | |
| JPH06161367A (ja) | 水平センタリング回路 | |
| JPH0292164A (ja) | 垂直同期回路 | |
| JPH0479575A (ja) | 同期分離回路 | |
| JPH05167919A (ja) | ディジタルビデオ信号の同期及びデータ分離回路 |