JPH0479575A - 同期分離回路 - Google Patents
同期分離回路Info
- Publication number
- JPH0479575A JPH0479575A JP19172390A JP19172390A JPH0479575A JP H0479575 A JPH0479575 A JP H0479575A JP 19172390 A JP19172390 A JP 19172390A JP 19172390 A JP19172390 A JP 19172390A JP H0479575 A JPH0479575 A JP H0479575A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- circuit
- input terminal
- analog switch
- coupling capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 21
- 230000001360 synchronised effect Effects 0.000 claims abstract description 19
- 230000008878 coupling Effects 0.000 claims abstract description 15
- 238000010168 coupling process Methods 0.000 claims abstract description 15
- 238000005859 coupling reaction Methods 0.000 claims abstract description 15
- 238000000926 separation method Methods 0.000 claims description 16
- 238000007599 discharging Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は同期分離回路に関し、特にテレビジョン信号等
の映像信号に含まれる同期信号を分離して取り出す同期
分離回路に関する。
の映像信号に含まれる同期信号を分離して取り出す同期
分離回路に関する。
従来、この種の同期分離回路はテレビジョン信号等(以
下、映像信号と称す)を汲う装置に用いられており、C
MO8を用いた同期分離回路か知られている。
下、映像信号と称す)を汲う装置に用いられており、C
MO8を用いた同期分離回路か知られている。
例えば、従来のCMO8による同期分離回路は、映像信
号の入力のための力・ンプリングキャパシタと、放電回
路と、入力電位を直接基準電圧と比較するCMOSコン
パレータと、このCM C,) Sコンパレータの出力
により駆動されるアナログスイッチおよび基準電圧源を
設けた充電回路とを有し、これら充放電回路により映像
入力電位を発生している。
号の入力のための力・ンプリングキャパシタと、放電回
路と、入力電位を直接基準電圧と比較するCMOSコン
パレータと、このCM C,) Sコンパレータの出力
により駆動されるアナログスイッチおよび基準電圧源を
設けた充電回路とを有し、これら充放電回路により映像
入力電位を発生している。
」二連した従来の同期分離回路は、カップリングキャパ
シタの充放電によりCMOSコンパレータの入力に直流
的な電位を発生しているので、入力がなくてもアナログ
スイッチは導通ど遮断を繰り返している。このために、
アナログスイッチを駆動するCMOSコンパレータも出
力を絶えず変動させていなげればならない。
シタの充放電によりCMOSコンパレータの入力に直流
的な電位を発生しているので、入力がなくてもアナログ
スイッチは導通ど遮断を繰り返している。このために、
アナログスイッチを駆動するCMOSコンパレータも出
力を絶えず変動させていなげればならない。
従って、従来の同期分離回路は、その出力に入力がなく
ても′::Xンパレータの変動が表われるので、この出
力、すなわち同期信号を受けて動作する回路か誤動作す
る恐れがあるという欠点がある。
ても′::Xンパレータの変動が表われるので、この出
力、すなわち同期信号を受けて動作する回路か誤動作す
る恐れがあるという欠点がある。
本発明の目的は、かかる同期出力を安定化させることの
できる同期分離回路を提供することにある。
できる同期分離回路を提供することにある。
本発明の同期分離回路は、映像入力端子に接続されたカ
ップリングキャパシタと、前記カップリングキャパシタ
に接続され抵抗器を備えソこ放電回路と、前記放電回路
ど同様に前記カップリングキャパシタに接続された抵抗
器、アナログスイッチおよび基準電圧源を備えた充電回
路と、前記基準電源の電圧を被反転入力端子に供給し且
−)反転入力端子を前記放電回路の分割点に接続1〜て
レベルを判定するとともにその出力により前記アナログ
スイッチのオン・オフを切り換えるレベル判定m1路と
を有して構成される。
ップリングキャパシタと、前記カップリングキャパシタ
に接続され抵抗器を備えソこ放電回路と、前記放電回路
ど同様に前記カップリングキャパシタに接続された抵抗
器、アナログスイッチおよび基準電圧源を備えた充電回
路と、前記基準電源の電圧を被反転入力端子に供給し且
−)反転入力端子を前記放電回路の分割点に接続1〜て
レベルを判定するとともにその出力により前記アナログ
スイッチのオン・オフを切り換えるレベル判定m1路と
を有して構成される。
次に、本発明の実施例について図面を参照し2て説明す
る。
る。
第1図は本発明の第一の実施例を示す同期分離回路図で
ある。
ある。
第1図に示すように、本実施例は入力端子コに接続され
たカップリングキャパシタタ2と、このキャパシタ2に
接続され第一の抵抗器3および第二の抵抗器4を備えた
放電回路と、カップリングキャパシタ2に接続され第三
の抵抗器5とアナログスイッチ6および基準電源7を備
えた充電回路と、反転入力端子(−側)に第一の抵抗器
3および第二の抵抗器4の接続点を接続し且つ被反転入
力端子(+側)に基準電源7の基準電位を供給するCM
OSコンパレータ8とを有している。尚、9は出力端子
である。
たカップリングキャパシタタ2と、このキャパシタ2に
接続され第一の抵抗器3および第二の抵抗器4を備えた
放電回路と、カップリングキャパシタ2に接続され第三
の抵抗器5とアナログスイッチ6および基準電源7を備
えた充電回路と、反転入力端子(−側)に第一の抵抗器
3および第二の抵抗器4の接続点を接続し且つ被反転入
力端子(+側)に基準電源7の基準電位を供給するCM
OSコンパレータ8とを有している。尚、9は出力端子
である。
本実施例はレベル判定手段として、コンパレーク8を用
い、入力調整のために第一の抵抗器3を付加したことに
あり、その他の構成は従来例と同様である。すなわち、
前述した従来例においては、この第一の抵抗器3がなく
、コンパレータ8の反転入力端子(−側)をカップリン
グキャパシタ2に直結している。
い、入力調整のために第一の抵抗器3を付加したことに
あり、その他の構成は従来例と同様である。すなわち、
前述した従来例においては、この第一の抵抗器3がなく
、コンパレータ8の反転入力端子(−側)をカップリン
グキャパシタ2に直結している。
まず、映像信号は入力端子1に入力されるが、入力が無
いときのCMOSコンパレータ8の反転入力端子(−側
)の電位は、最初低ければ出力がハイになるので、アナ
ログスイッチ6を閉じて基準電源7を接続する結果高く
なり、また反転入力端子(−側)の電位が最初高ければ
、コンパレータ8の出力がロウになるので゛、アナログ
スイッチ6が開いており、キャパシタ2を第一の抵抗器
3および第二の抵抗器4を通して放電するので、電位を
下げる。最終的にスイッチ6か閉しると、コンパレータ
8の反転入力端子(−側)の電位は基準電源7の電圧を
第一乃至第三の抵抗器3〜5によって分圧されたものに
なるから、基準電圧か加えられている非反転入力端子(
+側)よりも低電位になる1、その結果、コンパレータ
8の出力は高電位になるので、アナログスイッチ6を閉
し、そのまま安定した状態を続ける。従って、第一の抵
抗器3および第三の抵抗器5による電位差を僅少に設定
しておけば、入力信号が印加された時直ちに正常な動作
に移ることができる。
いときのCMOSコンパレータ8の反転入力端子(−側
)の電位は、最初低ければ出力がハイになるので、アナ
ログスイッチ6を閉じて基準電源7を接続する結果高く
なり、また反転入力端子(−側)の電位が最初高ければ
、コンパレータ8の出力がロウになるので゛、アナログ
スイッチ6が開いており、キャパシタ2を第一の抵抗器
3および第二の抵抗器4を通して放電するので、電位を
下げる。最終的にスイッチ6か閉しると、コンパレータ
8の反転入力端子(−側)の電位は基準電源7の電圧を
第一乃至第三の抵抗器3〜5によって分圧されたものに
なるから、基準電圧か加えられている非反転入力端子(
+側)よりも低電位になる1、その結果、コンパレータ
8の出力は高電位になるので、アナログスイッチ6を閉
し、そのまま安定した状態を続ける。従って、第一の抵
抗器3および第三の抵抗器5による電位差を僅少に設定
しておけば、入力信号が印加された時直ちに正常な動作
に移ることができる。
次に、入力信号を映像正極性、同期負極性の]、 V
p 弓、と17て、放電動作を説明する。第三の抵抗器
5によって発生する電位差は約01■であり、また無人
力のときの第一の抵抗器3によって発生する電位差は無
視しうるとずれは、入力信号によって入力端子]の電位
がO,IV以」二あがると、コンパレータ8の反転入力
端子(−側)の電位は基準電源7の電圧よりも上昇する
ので、その出力がロウになり、アナログスイッチ6を開
く。
p 弓、と17て、放電動作を説明する。第三の抵抗器
5によって発生する電位差は約01■であり、また無人
力のときの第一の抵抗器3によって発生する電位差は無
視しうるとずれは、入力信号によって入力端子]の電位
がO,IV以」二あがると、コンパレータ8の反転入力
端子(−側)の電位は基準電源7の電圧よりも上昇する
ので、その出力がロウになり、アナログスイッチ6を開
く。
この結果、キャパシタ2は第一の抵抗器3および第二の
抵抗器4を通して放電する。この放電による電位変動は
無視し得る。
抵抗器4を通して放電する。この放電による電位変動は
無視し得る。
次に、入力信号によって入力端子1の電位が下がると、
コンパI・−夕8の反転入力端子(−側)の電位は基準
電圧以下になるのて、コンパレータ8は反転して、アナ
ログスイッチ6を閉じ、キャパシタ2を基準電源7から
第三の抵抗器5を通して先に放電しl:分たけ充電する
。この時の充電電流による抵抗器5の電位差を約0.1
V程度に設定すれば、コンパレータ8の反転入力端子(
側)の電位は基準電源7の基準電圧よりも02■低くな
る。この結果入力信号によって入力端子コの電位が0.
2V以上あがると、コンパレータ8の出力が反転1.て
スイッチ6を開く。かかる動作の反復により、コンパレ
ータ8の出力端子9には同期信号に同期したパルスを正
極性で出力することかてきる。
コンパI・−夕8の反転入力端子(−側)の電位は基準
電圧以下になるのて、コンパレータ8は反転して、アナ
ログスイッチ6を閉じ、キャパシタ2を基準電源7から
第三の抵抗器5を通して先に放電しl:分たけ充電する
。この時の充電電流による抵抗器5の電位差を約0.1
V程度に設定すれば、コンパレータ8の反転入力端子(
側)の電位は基準電源7の基準電圧よりも02■低くな
る。この結果入力信号によって入力端子コの電位が0.
2V以上あがると、コンパレータ8の出力が反転1.て
スイッチ6を開く。かかる動作の反復により、コンパレ
ータ8の出力端子9には同期信号に同期したパルスを正
極性で出力することかてきる。
要するに、−1−述j7た本実施例によれば、入力信号
がないどきは、アナログスイッチ6が導通遮断を繰り返
さないので、映像信号入力がなければ1/ベベル定回路
としてのコンパレータ8は変動せず、出力信号として同
期信号ノ3けを得られ、変動が生じないという安定性が
ある。
がないどきは、アナログスイッチ6が導通遮断を繰り返
さないので、映像信号入力がなければ1/ベベル定回路
としてのコンパレータ8は変動せず、出力信号として同
期信号ノ3けを得られ、変動が生じないという安定性が
ある。
第2図は本発明の第二の実施例を示す同期分離回路図で
ある。
ある。
第2図に示すように、本実施例は前述[7た第一の実施
例と比較し、第二の抵抗器4の代りに定電流回路13を
用い、しかも基準電源7およびコンパレータ8の代りに
反転ゲート11と第四の抵抗器12からなる電源回路お
よび反転ゲー1−1. Oをそれぞれ用いて構成したも
のである。すなわち、反転ゲート10をコンパレータと
して用い、レベル判定を行なう。また、基準電圧は反転
ゲート・]1に抵抗器12を用いて100%の直流帰還
をがけることにより、反転ゲート10のスレッシコルド
に極めて近い電位を発生している。
例と比較し、第二の抵抗器4の代りに定電流回路13を
用い、しかも基準電源7およびコンパレータ8の代りに
反転ゲート11と第四の抵抗器12からなる電源回路お
よび反転ゲー1−1. Oをそれぞれ用いて構成したも
のである。すなわち、反転ゲート10をコンパレータと
して用い、レベル判定を行なう。また、基準電圧は反転
ゲート・]1に抵抗器12を用いて100%の直流帰還
をがけることにより、反転ゲート10のスレッシコルド
に極めて近い電位を発生している。
かかる構成にすることにより、反転ケ−1へ10の出力
として入力の同期信号成分に同期したパルスが出力端子
9に正極性で得られる。また、放電回路に定電流回路1
3を用いることにより、第一の抵抗器3は電位差の変動
のないレベルシフト回路として動作することになる。
として入力の同期信号成分に同期したパルスが出力端子
9に正極性で得られる。また、放電回路に定電流回路1
3を用いることにより、第一の抵抗器3は電位差の変動
のないレベルシフト回路として動作することになる。
以上説明したように、本発明の同期分離回路は、映像信
号を入力するためのカップリングキャパシタとこのキャ
パシタの充放電回路および前記充放電回路のうちの放電
回路の分割点の電圧レベルもしくは電流レベルを判定し
且つその出力で前記充放電回路のうちの充電回路に設け
たアナログスイッチを制御するレベル判定回路とを有す
ることにより、映像入力信号がないときの回路動作を安
定化させ且つ映像入力信号に応答し易い状態にすること
ができるという効果がある。
号を入力するためのカップリングキャパシタとこのキャ
パシタの充放電回路および前記充放電回路のうちの放電
回路の分割点の電圧レベルもしくは電流レベルを判定し
且つその出力で前記充放電回路のうちの充電回路に設け
たアナログスイッチを制御するレベル判定回路とを有す
ることにより、映像入力信号がないときの回路動作を安
定化させ且つ映像入力信号に応答し易い状態にすること
ができるという効果がある。
1・・・映像信号入力端子、2・・・カップリングキャ
パシタ、3−5.王2・抵抗器、6 アナログスイッチ
、7・・・基準電源、8 ・コンパレータ、9同期信号
出力端子、]、0.11・・・反転ケート、13・・定
電流回路。
パシタ、3−5.王2・抵抗器、6 アナログスイッチ
、7・・・基準電源、8 ・コンパレータ、9同期信号
出力端子、]、0.11・・・反転ケート、13・・定
電流回路。
Claims (1)
- 【特許請求の範囲】 1、映像入力端子に接続されたカップリングキャパシタ
と、前記カップリングキャパシタに接続され抵抗器を備
えた放電回路と、前記放電回路と同様に前記カップリン
グキャパシタに接続された抵抗器、アナログスイッチお
よび基準電圧源を備えた充電回路と、前記基準電源の電
圧を被反転入力端子に供給し且つ反転入力端子を前記放
電回路の分割点に接続してレベルを判定するとともにそ
の出力により前記アナログクイッチのオン・オフを切り
換えるレベル判定回路とを有することを特徴とする同期
分離回路。 2、請求項1記載のレベル判定回路を反転ゲートで構成
したことを特徴とする同期分離回路。 3、請求項1記載の放電回路を第一の抵抗器および第二
の抵抗器の直列回路で形成したことを特徴とする同期分
離回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19172390A JPH0479575A (ja) | 1990-07-19 | 1990-07-19 | 同期分離回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19172390A JPH0479575A (ja) | 1990-07-19 | 1990-07-19 | 同期分離回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0479575A true JPH0479575A (ja) | 1992-03-12 |
Family
ID=16279416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19172390A Pending JPH0479575A (ja) | 1990-07-19 | 1990-07-19 | 同期分離回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0479575A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04138774A (ja) * | 1990-09-28 | 1992-05-13 | Sanyo Electric Co Ltd | 同期信号分離回路 |
-
1990
- 1990-07-19 JP JP19172390A patent/JPH0479575A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04138774A (ja) * | 1990-09-28 | 1992-05-13 | Sanyo Electric Co Ltd | 同期信号分離回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6348833B1 (en) | Soft starting reference voltage circuit | |
KR960011562B1 (ko) | 자동 동기 극성 제어 회로 | |
US5898336A (en) | Charging pump circuit and a phase-locked loop circuit using the same | |
US5151620A (en) | CMOS input buffer with low power consumption | |
JPH04212570A (ja) | クランプ回路 | |
US6124746A (en) | Adjustable delay circuit | |
JPH0479575A (ja) | 同期分離回路 | |
US4588900A (en) | Inverter control system | |
JPH0575893A (ja) | 同期分離回路 | |
EP0670536A1 (en) | Current generating unit | |
JP2585554B2 (ja) | 電源装置 | |
US6043850A (en) | Burst gate pulse generator circuit | |
KR100521804B1 (ko) | 버스트게이트펄스생성기회로및생성방법 | |
SU1241373A1 (ru) | Управл ющее устройство стабилизированного пъезополупроводникового источника питани | |
SU1534685A1 (ru) | Устройство управлени стабилизирующим преобразователем | |
KR930005610B1 (ko) | 버스트게이트 펄스 발생회로 | |
JPH02143693A (ja) | バーストゲートパルス発生回路 | |
JPH0568154B2 (ja) | ||
JPH0484568A (ja) | 垂直同期信号分離回路 | |
JP2000066628A (ja) | Pwm制御システム | |
JPS6129188B2 (ja) | ||
SU1284000A2 (ru) | Синхроселектор | |
JPS61248675A (ja) | テレビジヨン受像機の同期分離回路 | |
JPH0654223A (ja) | 同期信号分離回路 | |
JPH01232880A (ja) | 水平同期信号分離回路 |