JPS598089B2 - 固体継電器 - Google Patents
固体継電器Info
- Publication number
- JPS598089B2 JPS598089B2 JP53151971A JP15197178A JPS598089B2 JP S598089 B2 JPS598089 B2 JP S598089B2 JP 53151971 A JP53151971 A JP 53151971A JP 15197178 A JP15197178 A JP 15197178A JP S598089 B2 JPS598089 B2 JP S598089B2
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- electrode
- gate
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/79—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar semiconductor switches with more than two PN-junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
Landscapes
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
この発明は固体継電器にか〜り、交流電源を負荷に接続
する固体継電器の改良構造に関する。
する固体継電器の改良構造に関する。
電子回路による継電器の固体継電器（ＳｏｌｉｄＳ ｔ
ａｔｅ Ｒｅｌａｙ、以降ＳＳＲと略称する）の一例に
第１図に例示される回路になるものがある。
ａｔｅ Ｒｅｌａｙ、以降ＳＳＲと略称する）の一例に
第１図に例示される回路になるものがある。
図において１ａ，１ｂは制御信号入力端子（以降入力端
子と略称）で、これに発光ダイオード２（以降ＬＥＤと
略称）が接続され印加される電気信号によりＬＥＤが光
子を発生する。
子と略称）で、これに発光ダイオード２（以降ＬＥＤと
略称）が接続され印加される電気信号によりＬＥＤが光
子を発生する。
３は光制御サイリスタ（ Ｌ ｉｇｈｔ Ａｃｔｉｖａ
ｔｅｄ Ｓ Ｃ Ｒ， 以降ＬＡＳＣＲと略称）で直
流導体４ａ，４ｂの間に設けられ、整流された直流を開
閉する。
ｔｅｄ Ｓ Ｃ Ｒ， 以降ＬＡＳＣＲと略称）で直
流導体４ａ，４ｂの間に設けられ、整流された直流を開
閉する。
また上記ＬＡＳＣＲは照射用の光子によって発生された
電流の効果が低減したときトリガ感度が低下する特性か
ら、ゲート電極電流の流れをコントロールする手段とし
てＮＰＮ｝ランジスタ５が設けられこのコレクタ電極が
ＬＡＳＣＲのゲート電極に、またエミツタ電極はＬＡＳ
ＣＲのカソード電極に夫夫接続され、ベース電極からバ
イアス信号が導入される。
電流の効果が低減したときトリガ感度が低下する特性か
ら、ゲート電極電流の流れをコントロールする手段とし
てＮＰＮ｝ランジスタ５が設けられこのコレクタ電極が
ＬＡＳＣＲのゲート電極に、またエミツタ電極はＬＡＳ
ＣＲのカソード電極に夫夫接続され、ベース電極からバ
イアス信号が導入される。
上記によりトランジスタ５がＬＡＳＣＲ３のゲート電極
から流れる電流の大きさを制御しスイッチング感度を向
上せしめる。
から流れる電流の大きさを制御しスイッチング感度を向
上せしめる。
次に、負荷端子６ａ，６ｂの電圧が零に等しいかまたは
、それに近い値の瞬間には導体４ａ，４ｂ間の直流電圧
も零またはそれに近い値にてバイアス電圧も同様であり
、トランジスタは非導電状態となる。
、それに近い値の瞬間には導体４ａ，４ｂ間の直流電圧
も零またはそれに近い値にてバイアス電圧も同様であり
、トランジスタは非導電状態となる。
前述の如《、ゲート電極から流れる電流がほとんどない
とき、ＬＡＳＣＲのスイッチング感度が最大を示し、Ｌ
ＥＤから放出される光子がＬＡＳＣＲをトリガする。
とき、ＬＡＳＣＲのスイッチング感度が最大を示し、Ｌ
ＥＤから放出される光子がＬＡＳＣＲをトリガする。
ＬＡＳＣＲは導体４ａ，４ｂ間に電圧に存するときには
陽極から陰極に通電するもので、上記導体４ ａ ）
４ ｂの間に電圧が生ずるのは負荷端子６ａ，６ｂ間の
交流電圧の瞬時値が零に等しくないときである。
陽極から陰極に通電するもので、上記導体４ ａ ）
４ ｂの間に電圧が生ずるのは負荷端子６ａ，６ｂ間の
交流電圧の瞬時値が零に等しくないときである。
しかして、負荷端子の電圧が零かまたはそれに近い値に
あり、発生する光子がＬＡＳＣＲをトリガするに不充分
であるときは、負荷端子６ ａ ｔ Ｓ ｂ間の電圧が
増加しトランジスタの導電しきい値に充分なバイアス信
号を発生する電圧が導体４ａ ，４ｂの間に生ずる。
あり、発生する光子がＬＡＳＣＲをトリガするに不充分
であるときは、負荷端子６ ａ ｔ Ｓ ｂ間の電圧が
増加しトランジスタの導電しきい値に充分なバイアス信
号を発生する電圧が導体４ａ ，４ｂの間に生ずる。
トランジスタが導電状態をとり、光子によって発生され
た電流がＬＡＳＣＲのゲート電極から放流されるためＬ
ＡＳＣＲの感度を低下させ、負荷端子６ ａ ，６ ｂ
間の電圧が零に等しくなるか、またはそれに近くなる次
の瞬間までトリガされない。
た電流がＬＡＳＣＲのゲート電極から放流されるためＬ
ＡＳＣＲの感度を低下させ、負荷端子６ ａ ，６ ｂ
間の電圧が零に等しくなるか、またはそれに近くなる次
の瞬間までトリガされない。
負荷端子６ ａ ，（ｉ ｂの間の交流電圧の各々の半
サイクルに対し前述の過程が繰返される。
サイクルに対し前述の過程が繰返される。
上記従来の回路はＬＥＤとＬＡＳＣＲのサイリスタカプ
ラにおけるサイリスタの順方向のオン、オフ特性のみを
使用したにとｙまり、また４個のダイオード（第１図に
おける７ ， ７’， ７’， ７”’ ）によるブリ
ッジ整流を必要とするため、特性面にて、また回路構成
における煩雑と小型化（ハイブリッド化）に大きな障害
を有する。
ラにおけるサイリスタの順方向のオン、オフ特性のみを
使用したにとｙまり、また４個のダイオード（第１図に
おける７ ， ７’， ７’， ７”’ ）によるブリ
ッジ整流を必要とするため、特性面にて、また回路構成
における煩雑と小型化（ハイブリッド化）に大きな障害
を有する。
この発明は上記従来の欠点に対しこれを改良するＳＳＲ
の構造を提供するものである。
の構造を提供するものである。
この発明に力曵るＳＳＲは交流電圧の瞬間値が零または
これに近い大きさにて交流の導通を開始するＳＳＲにお
いて、負荷端子に主電極を接続した双方向サイリスタと
、入力端子に接続され信号入力により光子を発する発光
ダイオードおよびこれに対向しかつ主電極の一方を前記
双方向サイリスタのゲートに接続して設けられた光子に
よってトリガされるホトサイリスタである第１のサイリ
スタとからなるサイリスタカプラと、前記第１のサイリ
スタと逆位相に配設されるとともにこの第１のサイリス
タの前記と異なる主電極を第１のサイリスタの光に対す
る逆方向漏れ電流によってトリガされる第２のサイリス
タのゲートに接続し、前記第１および第２のサイリスタ
のゲート電流を制御するために、ゲート電極にコレクタ
電極を、カソード電極にエミッタ電極を夫々接続した第
１および第２のトランジスタとを具備したことを特徴と
する。
これに近い大きさにて交流の導通を開始するＳＳＲにお
いて、負荷端子に主電極を接続した双方向サイリスタと
、入力端子に接続され信号入力により光子を発する発光
ダイオードおよびこれに対向しかつ主電極の一方を前記
双方向サイリスタのゲートに接続して設けられた光子に
よってトリガされるホトサイリスタである第１のサイリ
スタとからなるサイリスタカプラと、前記第１のサイリ
スタと逆位相に配設されるとともにこの第１のサイリス
タの前記と異なる主電極を第１のサイリスタの光に対す
る逆方向漏れ電流によってトリガされる第２のサイリス
タのゲートに接続し、前記第１および第２のサイリスタ
のゲート電流を制御するために、ゲート電極にコレクタ
電極を、カソード電極にエミッタ電極を夫々接続した第
１および第２のトランジスタとを具備したことを特徴と
する。
次にこの発明を一実施例のＳＳＲにつき図面を参照して
詳細に説明する。
詳細に説明する。
この発明にが又る一実施例のＳＳＲの回路を示す第２図
において、１１ａ，１ｌｂは入力端子でこれにＬＥＤ１
２が接続され信号入力により光子を発生する。
において、１１ａ，１ｌｂは入力端子でこれにＬＥＤ１
２が接続され信号入力により光子を発生する。
また、１３はホトサイリスタで前記ＬＥＤに対向してサ
イリスタカプラ↓λを形成する。
イリスタカプラ↓λを形成する。
次に１６ａ，１６ｂは負荷端子でこれに主電極を接続し
て双方向サイリスタ１７が接続され、この双方向サイリ
スタのゲー？は前記ホトサイリスタである第１のサイリ
スタ１３の主電極の一方１３Ｋに、さらに抵抗１ロｂを
介して前記負荷端子の一方１６ｂに接続される。
て双方向サイリスタ１７が接続され、この双方向サイリ
スタのゲー？は前記ホトサイリスタである第１のサイリ
スタ１３の主電極の一方１３Ｋに、さらに抵抗１ロｂを
介して前記負荷端子の一方１６ｂに接続される。
上記第１のサイリスタは対向するＬＥＤの発する光子を
受けてトリガされるものである。
受けてトリガされるものである。
次に１ ４ ａ ｔ １ ４ ｂは導体で前記負荷端子
１６ａ，１６ｂに夫々抵抗１ ０ ａ ，１ ０ ｂを
介して接続し、これに第２のサイリスタ２３が前記第１
のサイリスタ１３と逆位相に配設されるとともに第１の
サイリスタの主電極の前記と異なる一方の電極１３Ａを
第２のサイリスタ２３のゲートに接続してなる。
１６ａ，１６ｂに夫々抵抗１ ０ ａ ，１ ０ ｂを
介して接続し、これに第２のサイリスタ２３が前記第１
のサイリスタ１３と逆位相に配設されるとともに第１の
サイリスタの主電極の前記と異なる一方の電極１３Ａを
第２のサイリスタ２３のゲートに接続してなる。
また、１５ａ，ｌ５ｂは第１および第２のトランジスタ
で第１のトランジスタは第１のサイリスタ１３のゲート
電極に、また第２のトランジスタは第２のサイリスタ２
３のゲート電極に夫夫のコレクタ電極を、また、カソー
ド電極にエミツタ電極を接続するとともに、夫々のエミ
ッタ電極を前記導体１４ａ，１４ｂに夫々接続し、これ
らのベースに印加されるバイアス電流によりトランジス
タを制御することにより第１および第２のサイリスタの
ゲート電流の制御を行ないスイッチング感度を制御する
如くなる。
で第１のトランジスタは第１のサイリスタ１３のゲート
電極に、また第２のトランジスタは第２のサイリスタ２
３のゲート電極に夫夫のコレクタ電極を、また、カソー
ド電極にエミツタ電極を接続するとともに、夫々のエミ
ッタ電極を前記導体１４ａ，１４ｂに夫々接続し、これ
らのベースに印加されるバイアス電流によりトランジス
タを制御することにより第１および第２のサイリスタの
ゲート電流の制御を行ないスイッチング感度を制御する
如くなる。
なお、図中トランジスタのベース電極とエミッタ電極の
間に接続されたダイオード１８ａ，１８ｂはエミッタ・
ダイオードなだれを防止、サイリスタのゲート電極とカ
ソード電極間に接続された抵抗１９ａ＞１９ｂは前記電
極間を高インピーダンスにし、ｄｖ／ｄｔ効果ならびに
漏洩電流効果に対するＬＡＳＣＲの感度を低減し所望の
対光子感度となす。
間に接続されたダイオード１８ａ，１８ｂはエミッタ・
ダイオードなだれを防止、サイリスタのゲート電極とカ
ソード電極間に接続された抵抗１９ａ＞１９ｂは前記電
極間を高インピーダンスにし、ｄｖ／ｄｔ効果ならびに
漏洩電流効果に対するＬＡＳＣＲの感度を低減し所望の
対光子感度となす。
次に上記回路の動作につき述べる。
入力端子１１ａｔ１１ｂ間と（１１ａ端子に■、１１ｂ
端子に○）電圧が印加されるとＬＥＤ１２に電流が流れ
、発生する光子のエネルギが第１のサイリスタ１３に与
えられる。
端子に○）電圧が印加されるとＬＥＤ１２に電流が流れ
、発生する光子のエネルギが第１のサイリスタ１３に与
えられる。
この状態において端子１１ａｔ１１ｂ間の電圧Ｖ１波形
と負荷端子１６ａ，１６ｂ間の電圧ｖ１６波形との関係
を次に第３図ａ − ｄに解析する。
と負荷端子１６ａ，１６ｂ間の電圧ｖ１６波形との関係
を次に第３図ａ − ｄに解析する。
（ａ） １ ６ ａ ，１ ６ ｂ間の電圧状態で端
子１６ａが零から（イ）に増加しようとする前に入力信
号が入リＶ，１に変化を生じた時、（破線（矢印））、
トランジスタ１５ｂがオフのため第１のサイリスタ１３
がオンとなり、抵抗１０ａ１ダイオード１８ａ、トラン
ジスタ１５ａのベース、コレクタを廻して双方向サイリ
スタのゲートに電流が流れこの双方向サイリスタ１７が
オンとなる。
子１６ａが零から（イ）に増加しようとする前に入力信
号が入リＶ，１に変化を生じた時、（破線（矢印））、
トランジスタ１５ｂがオフのため第１のサイリスタ１３
がオンとなり、抵抗１０ａ１ダイオード１８ａ、トラン
ジスタ１５ａのベース、コレクタを廻して双方向サイリ
スタのゲートに電流が流れこの双方向サイリスタ１７が
オンとなる。
（ｂ） 端子１６ａが（イ）の状態にて入力信号が入
った時、トランジスタ１５ｂがオンになっているため第
１のサイリスタ１３はオンになれず、よって双方向サイ
リスタ１７はオンしない。
った時、トランジスタ１５ｂがオンになっているため第
１のサイリスタ１３はオンになれず、よって双方向サイ
リスタ１７はオンしない。
（ｃ） 端子１６ａが零から（→へ増加しようとする
前に入力信号が入った時、トランジスタ１５ａがオフの
ため第１のサイリスタ１３に光による逆電流が流れその
逆電流により第２のサイリスタ２３がオンとなり、抵抗
１０ａ、第２のサイリスタ２３を廻して双方向サイリス
タのゲートに電流が流れ双方向サイリスタ１７がオンす
る。
前に入力信号が入った時、トランジスタ１５ａがオフの
ため第１のサイリスタ１３に光による逆電流が流れその
逆電流により第２のサイリスタ２３がオンとなり、抵抗
１０ａ、第２のサイリスタ２３を廻して双方向サイリス
タのゲートに電流が流れ双方向サイリスタ１７がオンす
る。
（ｄ） 端子１６ａ力Ｋ→の状態で入力信号が入った
時、トランジスタ１５ａがオンとなっているため第２の
サイリスタ２３はオンとなれず、よって双方向サイリス
タ１７がオンとならない。
時、トランジスタ１５ａがオンとなっているため第２の
サイリスタ２３はオンとなれず、よって双方向サイリス
タ１７がオンとならない。
また、上記第１のサイリスタは一般に用いられているも
のでよ《、例えばＴＬＰ５４１、ＴＬＰ５１０（商品名
、東京芝浦電気Ｋ，Ｋ製）等の如《、トリガＬＥＤ電流
８７７ＬＡ程度で充分である。
のでよ《、例えばＴＬＰ５４１、ＴＬＰ５１０（商品名
、東京芝浦電気Ｋ，Ｋ製）等の如《、トリガＬＥＤ電流
８７７ＬＡ程度で充分である。
なお、上記第１のサイリスタに対するトリガ電流の各値
に対するカソード電圧（電源電圧）とカソード電流（逆
電流）との相関が第４図に示される。
に対するカソード電圧（電源電圧）とカソード電流（逆
電流）との相関が第４図に示される。
さらに、同図により、各トランジスタのオン、オフとサ
イリスタの動作状態（オン、オフ）との相関を説明する
。
イリスタの動作状態（オン、オフ）との相関を説明する
。
ただし、各サイリスタは順バイアスされ、かつ、入力電
圧ｖ１１が印加されている状態である。
圧ｖ１１が印加されている状態である。
（Ａ） 第１のトランジスタ１５ａがオンのとき第１
のサイリスタ１３内部で発生する電流は、第１のサイリ
スタのゲートよりトランジスタを介して掃き出されるた
め第１のサイリスタのカソードからの電子注入がなく、
第１のサイリスタはオフ状態を継続する。
のサイリスタ１３内部で発生する電流は、第１のサイリ
スタのゲートよりトランジスタを介して掃き出されるた
め第１のサイリスタのカソードからの電子注入がなく、
第１のサイリスタはオフ状態を継続する。
（Ｂ） 第１のトランジスタ１５ａがオフの時は第１
のサイリスタ１３内部で発生する順漏れ電流はカソード
を介して流れることによりカソードからの電子の注入が
行なわれ、ゲート電流をゲートからカソードに流した状
態と同様な効果で第？のサイリスタはオンとなる。
のサイリスタ１３内部で発生する順漏れ電流はカソード
を介して流れることによりカソードからの電子の注入が
行なわれ、ゲート電流をゲートからカソードに流した状
態と同様な効果で第？のサイリスタはオンとなる。
（Ｑ 第２のトランジスタ１５ｂがオンの時、第１のサ
イリスタの光による逆電流は第２のサイリスタ２３のゲ
ートには電流が流れず、第２のサイリスタはオフ状態を
継続する。
イリスタの光による逆電流は第２のサイリスタ２３のゲ
ートには電流が流れず、第２のサイリスタはオフ状態を
継続する。
（Ｄｉ 第２．０トランジスタ１５ｂがオフの時、第
１のサイリスタ１３の光による逆電流はそのまま第２の
サイリスタ２３のゲートを介してカソードへ流れるため
、この電流がトリガ電流とな９第２のサイリスクをオン
にする。
１のサイリスタ１３の光による逆電流はそのまま第２の
サイリスタ２３のゲートを介してカソードへ流れるため
、この電流がトリガ電流とな９第２のサイリスクをオン
にする。
この発明にか又るＳＳＲは従来のＳＳＲがサイリスタカ
プラにおけるサイリスタの順方向のオン、オフ特性のみ
を使用したのに対し、サイリスタの順および逆特性を使
用する特徴がある。
プラにおけるサイリスタの順方向のオン、オフ特性のみ
を使用したのに対し、サイリスタの順および逆特性を使
用する特徴がある。
また、この発明によれば使用するＬＥＤ，ＬＡＳＣＲ等
が少数ですむので廉価であり、従って相互の電気的特性
のばらつきが問題にならない利点がある。
が少数ですむので廉価であり、従って相互の電気的特性
のばらつきが問題にならない利点がある。
さらに、従来のＳＳＲはダイオード４個を用いるブリッ
ジ整流を必要とするも、この発明の回路はブリッジ回路
を必要とせずハイブリッド化をより可能とする顕著な利
点がある。
ジ整流を必要とするも、この発明の回路はブリッジ回路
を必要とせずハイブリッド化をより可能とする顕著な利
点がある。
第１図は従来のＳＳＲの回路図、第２図はこの発明の一
実施例のＳＳＲの回路図、第３図における（Ａ）〜（至
）はこの発明の一実施例のＳＳＲにおける入力端子と負
荷端子における電圧波形とトランジスタの動作とを示す
線図、第４図はホトサイリスタに対するトリガ電流の各
値に対するカン一ド電圧（電源電圧）とカンード電流（
逆電流）との相関を示す線図である。 １ １ ａ ｔ １ ｌ ｂ・・・・・・入力端子、１
２・・・・・・ＬＥＤ、１３・・・・・・第１のサイリ
スタ（ＬＡＳＣＲ）、１５ａ・・・・・・第１のトラン
ジスタ、１５ｂ・・・・・・第２のトランジスタ、１６
ａ，１６ｂ・・・・・・負荷端子、１７・・・・・・双
方向サイリスタ、２３・・・・・・第２のサイリスタ、
３２・・・・・・ホトサイリスタカプラ、ｖ１・・・・
・・入力端子の電圧波形、ｖ１６・・・・・・負荷端子
の電圧波形。
実施例のＳＳＲの回路図、第３図における（Ａ）〜（至
）はこの発明の一実施例のＳＳＲにおける入力端子と負
荷端子における電圧波形とトランジスタの動作とを示す
線図、第４図はホトサイリスタに対するトリガ電流の各
値に対するカン一ド電圧（電源電圧）とカンード電流（
逆電流）との相関を示す線図である。 １ １ ａ ｔ １ ｌ ｂ・・・・・・入力端子、１
２・・・・・・ＬＥＤ、１３・・・・・・第１のサイリ
スタ（ＬＡＳＣＲ）、１５ａ・・・・・・第１のトラン
ジスタ、１５ｂ・・・・・・第２のトランジスタ、１６
ａ，１６ｂ・・・・・・負荷端子、１７・・・・・・双
方向サイリスタ、２３・・・・・・第２のサイリスタ、
３２・・・・・・ホトサイリスタカプラ、ｖ１・・・・
・・入力端子の電圧波形、ｖ１６・・・・・・負荷端子
の電圧波形。
Claims (1)
- １ 交流電圧の瞬間値が零またはこれに近い大きさにて
交流の導通を開始する固体継電器において、負荷端子に
主電極を接続した双方向サイリスタと、入力端子に接続
され信号入力により光子を発する発光ダイオードおよび
これに対向しかつ主電極の一方を前記双方向サイリスタ
のゲートに接続して設けられ光子によってトリガされる
ホトサイリスタである第１のサイリスタとからなるサイ
リスタカプラと、前記第１のサイリスタと逆位相に配設
されるとともにこの第１のサイリスタの前記と異なる主
電極を第１のサイリスタの光に対する逆方向漏れ電流に
よってトリガされる第２のサイリスタのケートに接続し
、前記第１および第２のサイリスタのゲート電流をゼロ
交差点付近での増減に対してのみ供給されるように制御
するために、ゲート電極にコレクタ電極を、カソード電
極にエミッタ電極を夫々接続した第１および第２のトラ
ンジスタとを具備した固体継電器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53151971A JPS598089B2 (ja) | 1978-12-11 | 1978-12-11 | 固体継電器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53151971A JPS598089B2 (ja) | 1978-12-11 | 1978-12-11 | 固体継電器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5578631A JPS5578631A (en) | 1980-06-13 |
| JPS598089B2 true JPS598089B2 (ja) | 1984-02-22 |
Family
ID=15530214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53151971A Expired JPS598089B2 (ja) | 1978-12-11 | 1978-12-11 | 固体継電器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS598089B2 (ja) |
-
1978
- 1978-12-11 JP JP53151971A patent/JPS598089B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5578631A (en) | 1980-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2503417B2 (ja) | ソリツドステ−トリレ− | |
| JPS5947469B2 (ja) | 半導体デバイス | |
| US3816763A (en) | Zero voltage switching photon coupled relay | |
| JPH0553086B2 (ja) | ||
| US4339670A (en) | Zero voltage switching AC relay circuit | |
| JPS598089B2 (ja) | 固体継電器 | |
| JPH077400A (ja) | 一体的な保護機能をもつソリッドステートスイッチ | |
| US4587546A (en) | Light-triggerable thyristor having a low light power requirement | |
| JPH0621438A (ja) | 光点弧型トライアック装置およびその駆動方法 | |
| JPS60107917A (ja) | 複合形半導体スイッチ | |
| JPH0444848B2 (ja) | ||
| JPS5851450B2 (ja) | 固体継電器 | |
| JP3543266B2 (ja) | 光結合装置及びそれを備えたソリッドステートリレー | |
| JPS6118231A (ja) | 発光素子駆動回路 | |
| JPS62250719A (ja) | 半導体リレ−回路 | |
| JPH02288510A (ja) | 光トリガースイッチング回路 | |
| JP3198266B2 (ja) | 電力用半導体モジュール | |
| JPS6019395Y2 (ja) | 開閉回路 | |
| JPH08298448A (ja) | ソリッドステート継電器 | |
| JPH05343971A (ja) | 半導体リレー | |
| JPH05191246A (ja) | 半導体リレー | |
| JPH10215159A (ja) | 半導体リレー | |
| RU2097911C1 (ru) | Ключ переменного тока (варианты) | |
| JPS58170379A (ja) | スイツチング素子駆動回路 | |
| JP3386592B2 (ja) | 半導体装置 |