JPS5977776A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPS5977776A JPS5977776A JP57188552A JP18855282A JPS5977776A JP S5977776 A JPS5977776 A JP S5977776A JP 57188552 A JP57188552 A JP 57188552A JP 18855282 A JP18855282 A JP 18855282A JP S5977776 A JPS5977776 A JP S5977776A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- photoelectric conversion
- semiconductor layer
- epitaxially grown
- conversion elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000006243 chemical reaction Methods 0.000 claims description 52
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 238000003384 imaging method Methods 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 10
- 239000012808 vapor phase Substances 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 53
- 229910052710 silicon Inorganic materials 0.000 abstract description 52
- 239000010703 silicon Substances 0.000 abstract description 52
- 239000010410 layer Substances 0.000 description 72
- 230000035945 sensitivity Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000003595 mist Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14654—Blooming suppression
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14645—Colour imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は水平方向の複数行および型内方向の複数列に
それぞれ複数個の光電変換素子が配設された光電変換部
を備えた固体撮像素子に関するものである。
それぞれ複数個の光電変換素子が配設された光電変換部
を備えた固体撮像素子に関するものである。
固体撮像素子には、ＭＯ８形固体撮稼素子と重荷結合素
子（ＣＣＤ）形固体撮像素子とがある。
子（ＣＣＤ）形固体撮像素子とがある。
以下、ｎチャネルＭ０８トランジスタ（以下「ｎＭＯ３
ｊと呼ぶ）を用いた固体撮像素子を例にとり説明する０ 第１図はｎ ＭＯ８形固体操像素子の一例の構成を示す
半面図である。
ｊと呼ぶ）を用いた固体撮像素子を例にとり説明する０ 第１図はｎ ＭＯ８形固体操像素子の一例の構成を示す
半面図である。
図において、（１）は水平方向の複数行および垂直方向
の複数列如それぞれ互いの間に間隔をおいて配設され光
電変換素子の役目をする複数個のｎＭＯ８゜一点鎖線で
取り囲む（２）は複数個のｎＭＯ８（１）からなる光電
変換部、（３）は光ｆｉｌ変換部（２）との間に間隔を
おいて水平方向のｎＭＯ８（１）と平行に配設され各列
の複数個のｎＭＯ８（１）を順次接続する複数本の第１
層目の配線（３ａ）が共通に接続されてこれらの配線（
３ａ）を順次走査する水平走査回路部、（４） ｉｉ光
電変換部（２）との間に間隔をおいて当直方向のｎ Ｍ
０８ （１）と平行に配設され各行の複数個のｎＭＯ
８（１）を順次後ｄする複数本の第２層目の配線（４ａ
）が共通に接続さり、てこれらの配線（４ａ）を順次走
査する走向走査回路部である。
の複数列如それぞれ互いの間に間隔をおいて配設され光
電変換素子の役目をする複数個のｎＭＯ８゜一点鎖線で
取り囲む（２）は複数個のｎＭＯ８（１）からなる光電
変換部、（３）は光ｆｉｌ変換部（２）との間に間隔を
おいて水平方向のｎＭＯ８（１）と平行に配設され各列
の複数個のｎＭＯ８（１）を順次接続する複数本の第１
層目の配線（３ａ）が共通に接続されてこれらの配線（
３ａ）を順次走査する水平走査回路部、（４） ｉｉ光
電変換部（２）との間に間隔をおいて当直方向のｎ Ｍ
０８ （１）と平行に配設され各行の複数個のｎＭＯ
８（１）を順次後ｄする複数本の第２層目の配線（４ａ
）が共通に接続さり、てこれらの配線（４ａ）を順次走
査する走向走査回路部である。
＃Ｉ２図は従来のｎＭＯ８形固体撮像素子の光電変換部
の第１層目の配線が形成された段階での行方向のｎＭＯ
ｓアレイの一部を示す断面図である。
の第１層目の配線が形成された段階での行方向のｎＭＯ
ｓアレイの一部を示す断面図である。
図において、第１図に示した符号と同一符号は同等部分
を示す。（１りはｎ形シリコン板、（１２１ｉｄｎ形シ
リコン基板（１りの主面上にエピタキシャル成長法によ
って形成されたｐ形シリコン層、０３）はｐ形シリコン
Ｎ（１″４の主面部に各ｎＭＯ８形成領域を分離するよ
うに形成場れたフィールド絶縁膜、０４）はｐ形シリコ
ンＮ（１２のフィールド絶縁膜Ｏ樽の下の部分に形成さ
れたｐ＋形チャネルカット領域である。（１）はｐ形シ
リコンＪｆ４（１２Ｉの主面部のフィールド絶縁膜０萄
で分離された各ｎＭＯ８形成領域に、周知のｎＭＯ８形
成技術によって形成されたｎＭＯ８で、（１５）はｐ形
シリコン層（１乃の主面部の各ｎＭＯ８形成領域上の所
要部分にゲート絶縁膜（１５ａ）をヅトして形成された
ゲート電極、１１６１および（Ｉηｈｐ形シリコン／ｌ
々の主面部の谷ｎＭＯ８形成領域のゲート絶縁膜（１５
ａ）の両分側の部分にそれぞれｎ形不純物を導入して形
成されたｎ形ソース頒域およびｎ形ドレイン領域である
。ｎ形ソース領域（Ｉ呻はこれに接するｐ形シリコン屑
０匂の部分とで光電変換を行うホトダイオードを構成す
る。賭は各ｎ Ｍ Ｏ８（１）およびフィールド絶縁膜
（１３１の全上面上にわたって形成された層間絶縁膜、
’Ｊ９）Ｐｉｎ形シリコン基板（１りとｐ形シリコン層
り２）との間に逆方向のバイアス電圧を印加するための
バイアス電源である。（３ａ）は層間絶縁膜部の表面上
に形成され層間絶縁ＭＩＪ８１ＶＣ設けられた開口を通
してｎＭＯ８（１）のｎ形ドレイン領域Ｏηに接続され
た第１層目の配線である。
を示す。（１りはｎ形シリコン板、（１２１ｉｄｎ形シ
リコン基板（１りの主面上にエピタキシャル成長法によ
って形成されたｐ形シリコン層、０３）はｐ形シリコン
Ｎ（１″４の主面部に各ｎＭＯ８形成領域を分離するよ
うに形成場れたフィールド絶縁膜、０４）はｐ形シリコ
ンＮ（１２のフィールド絶縁膜Ｏ樽の下の部分に形成さ
れたｐ＋形チャネルカット領域である。（１）はｐ形シ
リコンＪｆ４（１２Ｉの主面部のフィールド絶縁膜０萄
で分離された各ｎＭＯ８形成領域に、周知のｎＭＯ８形
成技術によって形成されたｎＭＯ８で、（１５）はｐ形
シリコン層（１乃の主面部の各ｎＭＯ８形成領域上の所
要部分にゲート絶縁膜（１５ａ）をヅトして形成された
ゲート電極、１１６１および（Ｉηｈｐ形シリコン／ｌ
々の主面部の谷ｎＭＯ８形成領域のゲート絶縁膜（１５
ａ）の両分側の部分にそれぞれｎ形不純物を導入して形
成されたｎ形ソース頒域およびｎ形ドレイン領域である
。ｎ形ソース領域（Ｉ呻はこれに接するｐ形シリコン屑
０匂の部分とで光電変換を行うホトダイオードを構成す
る。賭は各ｎ Ｍ Ｏ８（１）およびフィールド絶縁膜
（１３１の全上面上にわたって形成された層間絶縁膜、
’Ｊ９）Ｐｉｎ形シリコン基板（１りとｐ形シリコン層
り２）との間に逆方向のバイアス電圧を印加するための
バイアス電源である。（３ａ）は層間絶縁膜部の表面上
に形成され層間絶縁ＭＩＪ８１ＶＣ設けられた開口を通
してｎＭＯ８（１）のｎ形ドレイン領域Ｏηに接続され
た第１層目の配線である。
ところで、このように構成式れた従来例では、図示矢印
り方向からｎＭＯ８（１）のホトダイオードを構成する
ｎ形ソース領域０６）Ｋ赤色光が照射されたときには、
このｎ Ｍ ０８（１）のｎ形ソース領域（１均の下の
深い部分で吸収される赤色光によって電子（図示ｅ）が
発生する。この電子（ｅ）は、当該ｎＭＯ８（１）のゲ
ート電極Ｕｆｉ）のＯＮ、ＯＦＦ’に関係なく、図示矢
印イの径路を通って当該ｎＭＯ８（１）のｎ形ドレイン
領域同へ流れ込むか、またはフィールド絶縁膜０３）の
Ｆの図示矢印口の径路を通って当該ｎ、Ｍ Ｏ５（１）
に隣シ合うｎＭＯ８（１）のｎ形ソース領域（１呻へ流
れ込む。
り方向からｎＭＯ８（１）のホトダイオードを構成する
ｎ形ソース領域０６）Ｋ赤色光が照射されたときには、
このｎ Ｍ ０８（１）のｎ形ソース領域（１均の下の
深い部分で吸収される赤色光によって電子（図示ｅ）が
発生する。この電子（ｅ）は、当該ｎＭＯ８（１）のゲ
ート電極Ｕｆｉ）のＯＮ、ＯＦＦ’に関係なく、図示矢
印イの径路を通って当該ｎＭＯ８（１）のｎ形ドレイン
領域同へ流れ込むか、またはフィールド絶縁膜０３）の
Ｆの図示矢印口の径路を通って当該ｎ、Ｍ Ｏ５（１）
に隣シ合うｎＭＯ８（１）のｎ形ソース領域（１呻へ流
れ込む。
このような径路（イ）、（ロ）を通る電子（ｅ）の流れ
を抑制するためと、この電子（ｅ）によるｎ形ソース領
域（１１＋１を構成要素とするホトダイオードの赤色感
度の増大を抑えて青色感度を相対的に上昇させるために
、ｎ形シリコン基板（ＩＩ）とｐ形シリコン層（１′４
との間にバイアス電源０９）によって逆方向のバイアス
電圧を印加して電子（ｅ）をｎ形シリコン基板（１すへ
引き抜くようにしている。これは、特に、ｎ形ソース領
域０１１９を構成要素とするホトダイオードに飽和光量
以上の光が照射されたときに１径路（イ）、（ロ）と通
る電子（ｅ）による混色現象、プルーミング現象および
スミャ現象の発生を抑制するのに効果的であることが知
られている。
を抑制するためと、この電子（ｅ）によるｎ形ソース領
域（１１＋１を構成要素とするホトダイオードの赤色感
度の増大を抑えて青色感度を相対的に上昇させるために
、ｎ形シリコン基板（ＩＩ）とｐ形シリコン層（１′４
との間にバイアス電源０９）によって逆方向のバイアス
電圧を印加して電子（ｅ）をｎ形シリコン基板（１すへ
引き抜くようにしている。これは、特に、ｎ形ソース領
域０１１９を構成要素とするホトダイオードに飽和光量
以上の光が照射されたときに１径路（イ）、（ロ）と通
る電子（ｅ）による混色現象、プルーミング現象および
スミャ現象の発生を抑制するのに効果的であることが知
られている。
しかしながら、電子ｆｅ）の径路（イ）、（ロ）を通る
流れが、はとんどないようにするだめには、ｎ形シリコ
ン基板（１りとｐ形シリコン７１０２）との間に印加さ
れる逆方向のバイアス電圧を大きくしなければならず、
このバイアス電圧を大きくすると、ｎ形ソース領域用を
構成要素とするホトダイオードの赤色感度が必要以上に
低下するので、混色現象、プルーミング現象およびスミ
ア現象の発生を低減することは容易ではない）という問
題があった。
流れが、はとんどないようにするだめには、ｎ形シリコ
ン基板（１りとｐ形シリコン７１０２）との間に印加さ
れる逆方向のバイアス電圧を大きくしなければならず、
このバイアス電圧を大きくすると、ｎ形ソース領域用を
構成要素とするホトダイオードの赤色感度が必要以上に
低下するので、混色現象、プルーミング現象およびスミ
ア現象の発生を低減することは容易ではない）という問
題があった。
この発明は、上述の問題点に鑑みてなされたもので、フ
ィールド絶縁膜の下を通って互いに隣り合う光を変換素
子の間を流れる電子の流れを抑制することができるよう
にすることによって、混色現象、プルーミング明１象お
よびスミア現象の発生を低減することが可能な固体撮像
素子を提供することを目的とする。
ィールド絶縁膜の下を通って互いに隣り合う光を変換素
子の間を流れる電子の流れを抑制することができるよう
にすることによって、混色現象、プルーミング明１象お
よびスミア現象の発生を低減することが可能な固体撮像
素子を提供することを目的とする。
第３図はこの発明の第１の実施例のｎＭＯ８形固体撮像
素子の光電斐換部の第１層目の配線が形成された段階で
の行方向のｎＭＯｓアレーの一部を示す断面図である。
素子の光電斐換部の第１層目の配線が形成された段階で
の行方向のｎＭＯｓアレーの一部を示す断面図である。
図において、第２図に示した従来例の符号と同−祠一号
は同等部分を示す。剛はｐ形シリコン層０匈内にフィー
ルド絶縁膜ｌＩりから後述のｐ形接続層の表面に達する
ように埋込まれ互いに隣り合うｎＭＯ８（１）の間を分
Ｐｉｅｔする埋込み絶縁膜、竪υはｎ形シリコン基板（
１１）のｐ形シリコン層（１′４と接する側の主面部に
ｐ形不純物をイオン注入法または拡散法によって導入し
て形成されフィールド絶縁膜（１場および埋込み絶縁膜
■によって分＃ＩＩ！キれた各ｐ形シリコン層（Ｉ乃を
共通に接続するｐ形接続層である。なお、バイアス電源
α＝ｕｎ形シリコン基板（ＩＩ）とｐ形接続層（２）と
の間に接続されている。
は同等部分を示す。剛はｐ形シリコン層０匈内にフィー
ルド絶縁膜ｌＩりから後述のｐ形接続層の表面に達する
ように埋込まれ互いに隣り合うｎＭＯ８（１）の間を分
Ｐｉｅｔする埋込み絶縁膜、竪υはｎ形シリコン基板（
１１）のｐ形シリコン層（１′４と接する側の主面部に
ｐ形不純物をイオン注入法または拡散法によって導入し
て形成されフィールド絶縁膜（１場および埋込み絶縁膜
■によって分＃ＩＩ！キれた各ｐ形シリコン層（Ｉ乃を
共通に接続するｐ形接続層である。なお、バイアス電源
α＝ｕｎ形シリコン基板（ＩＩ）とｐ形接続層（２）と
の間に接続されている。
この実施例の構成は、埋込み絶縁膜（社）およびｐ形接
続層ンｖ琳外は第２図に示した従来例の構成と同様であ
る。
続層ンｖ琳外は第２図に示した従来例の構成と同様であ
る。
この実施例の構成では、各ｎＭＯ８（１）がフィールド
絶縁膜−および埋込み絶縁膜（２０）によって分離され
ているので、第２図に示した従来例のように、互いに隣
シ合うｎＭＯ３（１）の間を流れる電子の流れをなくす
ことができ、混色現象、ブルーミンク現象およびスミア
現象の発生を抑制するのに大きな効果がある。しかも、
ｐ形接続Ｎｃ！υによって各ｎＭＯ８（１）のｎ形ソー
ス狽域０惇を構成要素とするホトダイオードの電位を均
一にすることができるので、これらのホトダイオードの
下の深い部分で吸収された赤外光によって生ずる電子を
ｎ形シリコン基板（ｌリヘ引き抜くためにｐ形接続層Ｑ
υとｎ形シリコン基板（ｌりとの間に印加されるバイア
ス電源θ樟の電圧を調節することによって、これらのホ
トダイオードの赤色感度を均一に容易ｌｌ？：脚整する
ことができる。
絶縁膜−および埋込み絶縁膜（２０）によって分離され
ているので、第２図に示した従来例のように、互いに隣
シ合うｎＭＯ３（１）の間を流れる電子の流れをなくす
ことができ、混色現象、ブルーミンク現象およびスミア
現象の発生を抑制するのに大きな効果がある。しかも、
ｐ形接続Ｎｃ！υによって各ｎＭＯ８（１）のｎ形ソー
ス狽域０惇を構成要素とするホトダイオードの電位を均
一にすることができるので、これらのホトダイオードの
下の深い部分で吸収された赤外光によって生ずる電子を
ｎ形シリコン基板（ｌリヘ引き抜くためにｐ形接続層Ｑ
υとｎ形シリコン基板（ｌりとの間に印加されるバイア
ス電源θ樟の電圧を調節することによって、これらのホ
トダイオードの赤色感度を均一に容易ｌｌ？：脚整する
ことができる。
次に、この実施例を製造する方法を、その主要段階の状
態を示す第４図（Ａ）〜（Ｃ）の断面図で説明する。な
お、第４図ではこの実施例の光電変換部の行方向のｎＭ
Ｏｓアレイの一部に対応する部分のみを図示した。
態を示す第４図（Ａ）〜（Ｃ）の断面図で説明する。な
お、第４図ではこの実施例の光電変換部の行方向のｎＭ
Ｏｓアレイの一部に対応する部分のみを図示した。
まず、第４図（Ａ）に示すように、ｎ形シリコン基板（
１すの主面部にｐ形不純物をイオン注入法または拡散法
によって導入してｐ形接続層Ｑυを形成したのちに、Ｐ
形接続層Ｖυの表面上に、酸化シリコン。
１すの主面部にｐ形不純物をイオン注入法または拡散法
によって導入してｐ形接続層Ｑυを形成したのちに、Ｐ
形接続層Ｖυの表面上に、酸化シリコン。
窒化シリコンなどからなり、０．１〜１．５μｍ程度の
厚さを有する埋込み絶縁膜形成用の絶縁膜を形成する。
厚さを有する埋込み絶縁膜形成用の絶縁膜を形成する。
次いで、この絶縁膜に選択エツチングを施して、第５図
傾平面図を示すように、ｐ形接続層ゆの状面の、光電変
換部（２）の各ｎ Ｍ Ｏ５（１）の形成領域に対応す
る部分（５１） 、水平走査回路部（３）の形成領域に
対応する部分（５３） 、 ａ直走査回路部（４）の形
成領域に対応する部分（５４）およびこれらの部分（５
１）。
傾平面図を示すように、ｐ形接続層ゆの状面の、光電変
換部（２）の各ｎ Ｍ Ｏ５（１）の形成領域に対応す
る部分（５１） 、水平走査回路部（３）の形成領域に
対応する部分（５３） 、 ａ直走査回路部（４）の形
成領域に対応する部分（５４）およびこれらの部分（５
１）。
（５３）、（５４）の外側周縁部の固体撮像素子の動作
に無関係なモニタートランジスタなどの形成領域（以下
「無関係領域」と呼ぶ）（第１図では図示せず）に対応
する部分（５５）を露出させるとともに５０〜１００ａ
ｍ程度の幅を有する埋込み絶縁膜−を残す。
に無関係なモニタートランジスタなどの形成領域（以下
「無関係領域」と呼ぶ）（第１図では図示せず）に対応
する部分（５５）を露出させるとともに５０〜１００ａ
ｍ程度の幅を有する埋込み絶縁膜−を残す。
次に、第４図（Ｂ）に示すように、気相エピタキシャル
成長炉内の圧力を１００Ｔｏｒｒ以下に減圧して、ｐ形
接続層ｃｌυの露出表面上にｐ形シリコン屑θ乃を埋込
み絶縁膜−〇厚さより厚くして埋込み絶縁模索を覆うよ
うにエピタキシャル成長させる。このとき、発明者らの
実験によって、気相エピタキシャル成長炉内の圧力が１
００ Ｔｏｒｒ以下で、埋込み絶縁膜−の幅が１００μ
ｍ以下であるときには、ｐ形シリコン層（ｌ匂の埋込み
絶縁膜−と接する部分に異當エピタキシャル成長が起ら
ないことが解明されているので、ｐ形シリコン層（ｌ′
ｔＪの表面は凹凸のない平坦な面釦なる。このｐ形シリ
コン層Ｏ匂は、ｐ形接続眉Ｑυの露出表面上に低不純物
濃度のｎ形シリコンＩｒ４またはイントリンシック形の
シリコン層をエピタキシャル成長させたのちに、これら
の層にｐ形不純物をイオン注入または拡散してｐ形にし
たものであってもよい。
成長炉内の圧力を１００Ｔｏｒｒ以下に減圧して、ｐ形
接続層ｃｌυの露出表面上にｐ形シリコン屑θ乃を埋込
み絶縁膜−〇厚さより厚くして埋込み絶縁模索を覆うよ
うにエピタキシャル成長させる。このとき、発明者らの
実験によって、気相エピタキシャル成長炉内の圧力が１
００ Ｔｏｒｒ以下で、埋込み絶縁膜−の幅が１００μ
ｍ以下であるときには、ｐ形シリコン層（ｌ匂の埋込み
絶縁膜−と接する部分に異當エピタキシャル成長が起ら
ないことが解明されているので、ｐ形シリコン層（ｌ′
ｔＪの表面は凹凸のない平坦な面釦なる。このｐ形シリ
コン層Ｏ匂は、ｐ形接続眉Ｑυの露出表面上に低不純物
濃度のｎ形シリコンＩｒ４またはイントリンシック形の
シリコン層をエピタキシャル成長させたのちに、これら
の層にｐ形不純物をイオン注入または拡散してｐ形にし
たものであってもよい。
次に、第４図（Ｃ）に示すように、ｐ形シリコン層０乃
の表面部の各ｎＭＯ８（１）の形成領域に対応する部分
上にそれぞれ蟹化膜（図示せず）を形成し、これらの望
化膜をマスクとして選択酸化を施し埋込み絶縁膜（２１
Ｊ）と接するようにフィールド絶縁膜Ｈを形成する。し
かるのち、ｐ形シリコン層四の表面部の各ｎＭＯ８（１
）の形成領域に、周知のｎＭＯ８形成技術を用いて、ｎ
ＭＯ８（１）を形成し、これらのｎ ＭＯＳ（１）およ
びフィールド絶縁膜−の全上面にわたって眉間絶縁膜−
を形成したのちに、この眉間絶縁膜州の表面上に、これ
を貫通してｎ Ｍ Ｏ５（１）のドレイン領域０７）に
接続された第１層目の配線（３ａ）を形成すると、第３
図に示したこの実施例が得られるｏ−、−−−この人施
例では、ｎ形シリコン基板（１１）の主面部にｐＪし接
続層シＪ）を形成したが、必ずしもｐ形接続屑シ０を形
成する必要がなく、ｐ形接続層ＣＩｌを省略することも
できる。
の表面部の各ｎＭＯ８（１）の形成領域に対応する部分
上にそれぞれ蟹化膜（図示せず）を形成し、これらの望
化膜をマスクとして選択酸化を施し埋込み絶縁膜（２１
Ｊ）と接するようにフィールド絶縁膜Ｈを形成する。し
かるのち、ｐ形シリコン層四の表面部の各ｎＭＯ８（１
）の形成領域に、周知のｎＭＯ８形成技術を用いて、ｎ
ＭＯ８（１）を形成し、これらのｎ ＭＯＳ（１）およ
びフィールド絶縁膜−の全上面にわたって眉間絶縁膜−
を形成したのちに、この眉間絶縁膜州の表面上に、これ
を貫通してｎ Ｍ Ｏ５（１）のドレイン領域０７）に
接続された第１層目の配線（３ａ）を形成すると、第３
図に示したこの実施例が得られるｏ−、−−−この人施
例では、ｎ形シリコン基板（１１）の主面部にｐＪし接
続層シＪ）を形成したが、必ずしもｐ形接続屑シ０を形
成する必要がなく、ｐ形接続層ＣＩｌを省略することも
できる。
第６図η）はＰ形接続層を省略したこの発明の第２の実
施例の埋込み絶縁膜が形成された段階での状態を示す平
面図、第６図（Ｂ）は第６図（Ａ）の■Ｂ−■Ｂ線での
断面図である。
施例の埋込み絶縁膜が形成された段階での状態を示す平
面図、第６図（Ｂ）は第６図（Ａ）の■Ｂ−■Ｂ線での
断面図である。
図において、第２図ないしＭ５図に示した符号と同一符
号は同等部分を示す。
号は同等部分を示す。
この第２の実施例の埋込み絶縁膜を形成する場合には、
第４図（Ａｌに示した段階に対応する段階において、ｎ
形シリコン基板（川の主面の各行のｎＭＯｓアレイのそ
れぞれのｎ Ｍ Ｏ８（１）の形成領域に対応する露出
部分を互いに順次連結はせてこれらＶＣＨる無関係領域
に対応する露出部分（５５）に連通ずるようＫした水平
方向のストライプ状の地山部分（５６）を形成する。次
に、図示してないが、第４図（Ｂ）に示した段階に対応
する段階において、ｎ形シリコン基板（＋１）の露出主
面（５３） 、 （６４） 、 （５５） 、 （５６
）上にＰ形シリコン層ｔｅａを形成すると、各ストライ
プ状の露出主面（５６）上に形成される行方向のｎＭＯ
ｓアレイの形成憤域であるストライプ状のｐ形シリコン
屑Ｈがこれらの露出主面（５６）の連通ずる露出主面（
５５）上に形成される無関係領域のｐ形シリコン層（１
２１１Ｃ一体に接続された状態になり、この無関係領域
のｐ形シリコンＭＯ’４が第３図に示した第１の男施例
のｐ形接続Ｗｔ（２υの役目を果すことかできる。
第４図（Ａｌに示した段階に対応する段階において、ｎ
形シリコン基板（川の主面の各行のｎＭＯｓアレイのそ
れぞれのｎ Ｍ Ｏ８（１）の形成領域に対応する露出
部分を互いに順次連結はせてこれらＶＣＨる無関係領域
に対応する露出部分（５５）に連通ずるようＫした水平
方向のストライプ状の地山部分（５６）を形成する。次
に、図示してないが、第４図（Ｂ）に示した段階に対応
する段階において、ｎ形シリコン基板（＋１）の露出主
面（５３） 、 （６４） 、 （５５） 、 （５６
）上にＰ形シリコン層ｔｅａを形成すると、各ストライ
プ状の露出主面（５６）上に形成される行方向のｎＭＯ
ｓアレイの形成憤域であるストライプ状のｐ形シリコン
屑Ｈがこれらの露出主面（５６）の連通ずる露出主面（
５５）上に形成される無関係領域のｐ形シリコン層（１
２１１Ｃ一体に接続された状態になり、この無関係領域
のｐ形シリコンＭＯ’４が第３図に示した第１の男施例
のｐ形接続Ｗｔ（２υの役目を果すことかできる。
従って、この無関係領域のｐ形シリコン層（１匈とｎ形
シリコン基板（１すとの間に第３図に図示したノくイア
スミ源０９）を接続すれば、各ストライプ状のｐ形シリ
コン層０匂の主面部忙形成される行方向のｎＭＯｓアレ
イのそれぞれのｎ Ｍ Ｏ５（１）のｎ形ンース領域す
呻を構成要素とするホトダイオードの電位を均一にする
ことができる。
シリコン基板（１すとの間に第３図に図示したノくイア
スミ源０９）を接続すれば、各ストライプ状のｐ形シリ
コン層０匂の主面部忙形成される行方向のｎＭＯｓアレ
イのそれぞれのｎ Ｍ Ｏ５（１）のｎ形ンース領域す
呻を構成要素とするホトダイオードの電位を均一にする
ことができる。
このような第２の実施例では、行方向のｎＭＯｓアレイ
の互いに隣り合うｎＭＯ８（１）の閣を流れる電子の流
れをなくすことができないが、互いに隣り合う行方向の
ｎＭＯｓアレイのｎＭＯ８（１）の間を流れる電子の流
れをなくすことかできるので、第２図に示した従来例の
場合に比べて、混色現象、フ゛ルーミング現象およびス
ミア現象の石生を低減することができ、しかもノ（イア
スミ源−の鉤素Ｊによって、ｎＭＯ８（１）のｎ形ソー
ス領域Ｈを構成要素とするホトダイオードの赤色感度を
均一に調整することができる。
の互いに隣り合うｎＭＯ８（１）の閣を流れる電子の流
れをなくすことができないが、互いに隣り合う行方向の
ｎＭＯｓアレイのｎＭＯ８（１）の間を流れる電子の流
れをなくすことかできるので、第２図に示した従来例の
場合に比べて、混色現象、フ゛ルーミング現象およびス
ミア現象の石生を低減することができ、しかもノ（イア
スミ源−の鉤素Ｊによって、ｎＭＯ８（１）のｎ形ソー
ス領域Ｈを構成要素とするホトダイオードの赤色感度を
均一に調整することができる。
第７図はＰ形接続層を省略したこの発明の第３の実施例
の埋込み絶縁膜が形成された段階での状態を示す平面図
である。
の埋込み絶縁膜が形成された段階での状態を示す平面図
である。
図において、第２図ないし第６図に示した符号と同一符
号は同等部分を示す０ この第３の実施例では、ｎ形シリコン基板（ｌすの主面
の各行のｎＭＯｓアレイのそれぞれのｎ ＩＡ Ｏ５（
１）の形成領域に対応する露出部分を互いに１臓次連結
させた水平方向のストライプ状の霧出部分（５７）が、
これらＫＩｉｊ４る無関係領域に対応する霧出部分（５
５）と埋込み絶縁膜−によって分離式れている。しかし
、第４図（Ｂ）に示しだ段階に対応する段階において、
ｎ形シリコン基ｔＮ（Ｉｌ）の各ストライフ状の露出主
面（群）上に形成される行方向のｎ ＮＩ Ｏ８プレイ
の形成領域であるストライプ状のｐ形シリコン＃０４を
これらの露出主面０群）に隣る露出主面（５５）上に形
成される無関係領域のｐ形シリコン層Ｑ′４に、以降の
段階において、金属蒸着膜を用いて接続することによっ
て、この第３の実施例でも、第６図に示した第２の実施
例と同様の作用を行うことができる。
号は同等部分を示す０ この第３の実施例では、ｎ形シリコン基板（ｌすの主面
の各行のｎＭＯｓアレイのそれぞれのｎ ＩＡ Ｏ５（
１）の形成領域に対応する露出部分を互いに１臓次連結
させた水平方向のストライプ状の霧出部分（５７）が、
これらＫＩｉｊ４る無関係領域に対応する霧出部分（５
５）と埋込み絶縁膜−によって分離式れている。しかし
、第４図（Ｂ）に示しだ段階に対応する段階において、
ｎ形シリコン基ｔＮ（Ｉｌ）の各ストライフ状の露出主
面（群）上に形成される行方向のｎ ＮＩ Ｏ８プレイ
の形成領域であるストライプ状のｐ形シリコン＃０４を
これらの露出主面０群）に隣る露出主面（５５）上に形
成される無関係領域のｐ形シリコン層Ｑ′４に、以降の
段階において、金属蒸着膜を用いて接続することによっ
て、この第３の実施例でも、第６図に示した第２の実施
例と同様の作用を行うことができる。
なお、上記第２および第３の実施例では、ｎ形シリコン
基板（１りのｐ＋出主面（５６）、（５ｔ）の形状が行
方向のｎＭＯｓアレイに対応する水平方向のストライプ
状であったが、これに限らず列方向のｎＭｏ５アレイに
対応する垂直方向のストライプ状、または水平方向のス
トライプ状と垂直方向のストライプ状とを組み合せた変
則的な形状であっても、上記第２および第３の実施例と
同様の作用を行うことができる。
基板（１りのｐ＋出主面（５６）、（５ｔ）の形状が行
方向のｎＭＯｓアレイに対応する水平方向のストライプ
状であったが、これに限らず列方向のｎＭｏ５アレイに
対応する垂直方向のストライプ状、または水平方向のス
トライプ状と垂直方向のストライプ状とを組み合せた変
則的な形状であっても、上記第２および第３の実施例と
同様の作用を行うことができる。
第８図はこの発り］の第４の実施例の光電変換部のフィ
ールド絶縁膜が形成された段階での行方向のｎＭＯｓプ
レイの一部を示す断面図である。
ールド絶縁膜が形成された段階での行方向のｎＭＯｓプ
レイの一部を示す断面図である。
図において、第２図および第４図に示しだ符号と同一符
号は同等部分を示す。に）は高不純物濃度のｐ＋形単結
晶／リコン層またはｐ＋形多結晶シリコン層からなりフ
ィールド絶縁膜−と埋込み絶縁膜−との間に形成され互
いＫＩＩり合うｎＭＯ８（１）間の分離をよくするため
のｐ＋形形能離層ある。
号は同等部分を示す。に）は高不純物濃度のｐ＋形単結
晶／リコン層またはｐ＋形多結晶シリコン層からなりフ
ィールド絶縁膜−と埋込み絶縁膜−との間に形成され互
いＫＩＩり合うｎＭＯ８（１）間の分離をよくするため
のｐ＋形形能離層ある。
第３図に示した第１の実施例を製造する際に、耐４図（
Ｂ）に示した段階において形成されるｐ形シリコン層側
の厚さが厚くなり過ぎ、第４図（Ｃ）に示した段階にお
いて、ｐ形シリコン層（１乃の埋込み絶縁膜−〇上の部
分に形成されるフィールド絶縁膜−が埋込み絶縁膜ｔ２
１）Ｋ接することができず、Ｐ形シリコンＮＯ匂の一部
がフィールド絶縁膜−と埋込み絶縁膜（４）との間に残
ることがある。ｐ形シリコン層０匂の埋込み絶縁膜−の
上に形成される部分は、埋込み絶縁膜−が屋化シリコン
膜である場合には多結晶シリコンになシやすいので、互
いに隣り合うｎ Ｍ Ｏ５（１）間を分離することがで
きる。しかし、埋込み絶縁膜剛が酸化シリコン膜である
場合には単結晶シリコンになるので、互いに瞬り合うｎ
ＭＯ８（１）間を分離することができなくなる。このた
めに、ｐ形シリコン層０２）の埋込み絶縁膜−の上の部
分に、フィールド絶縁膜０′４を形成する１０に、ｐ形
不純物を高濃度にイオン注入または拡散しておくことに
よって、フィールド絶縁膜−と埋込み絶縁膜−との間に
高不純物濃度のｐ＋形単結晶シリコン層またはｐ＋形多
結晶シリコン層からなるｐ＋形仕分離層２）が形成され
て、互いに隣り合うｎ Ｍ Ｏ８（１）間の分離を十分
行うことができる。
Ｂ）に示した段階において形成されるｐ形シリコン層側
の厚さが厚くなり過ぎ、第４図（Ｃ）に示した段階にお
いて、ｐ形シリコン層（１乃の埋込み絶縁膜−〇上の部
分に形成されるフィールド絶縁膜−が埋込み絶縁膜ｔ２
１）Ｋ接することができず、Ｐ形シリコンＮＯ匂の一部
がフィールド絶縁膜−と埋込み絶縁膜（４）との間に残
ることがある。ｐ形シリコン層０匂の埋込み絶縁膜−の
上に形成される部分は、埋込み絶縁膜−が屋化シリコン
膜である場合には多結晶シリコンになシやすいので、互
いに隣り合うｎ Ｍ Ｏ５（１）間を分離することがで
きる。しかし、埋込み絶縁膜剛が酸化シリコン膜である
場合には単結晶シリコンになるので、互いに瞬り合うｎ
ＭＯ８（１）間を分離することができなくなる。このた
めに、ｐ形シリコン層０２）の埋込み絶縁膜−の上の部
分に、フィールド絶縁膜０′４を形成する１０に、ｐ形
不純物を高濃度にイオン注入または拡散しておくことに
よって、フィールド絶縁膜−と埋込み絶縁膜−との間に
高不純物濃度のｐ＋形単結晶シリコン層またはｐ＋形多
結晶シリコン層からなるｐ＋形仕分離層２）が形成され
て、互いに隣り合うｎ Ｍ Ｏ８（１）間の分離を十分
行うことができる。
この第４の実施例では、第１の実施例に対応する場合に
ついて述べたが、第２および第３の実施例に対応する場
合でも同様である。
ついて述べたが、第２および第３の実施例に対応する場
合でも同様である。
上記第１ないし第４の各実施例では、ｎ形シリコン基板
（１１）との間に形成されるｐｎ接合に逆バイアス電圧
を印加して、このｐｎ接合での拡散電流による電子の引
き抜き効果を利用した場合について述べたが、この発明
は上記ｐｎ接合に逆バイアス電圧を印加しない場合、ま
たは上記ｐｎ接合での拡散電流による引き抜き効果を利
用しない単にｐ形シリコン基板の主面上にｐ形シリコン
層四をエピタキシャル成長させた場合にも適用すること
ができる。
（１１）との間に形成されるｐｎ接合に逆バイアス電圧
を印加して、このｐｎ接合での拡散電流による電子の引
き抜き効果を利用した場合について述べたが、この発明
は上記ｐｎ接合に逆バイアス電圧を印加しない場合、ま
たは上記ｐｎ接合での拡散電流による引き抜き効果を利
用しない単にｐ形シリコン基板の主面上にｐ形シリコン
層四をエピタキシャル成長させた場合にも適用すること
ができる。
なお、これまで、ｎＭＯ８形固体撮像素子を例にとり述
べたが、この発明はこれに限らず、ｐＭＯ８形固体操像
素子およびＣＣＤ形固体撮像素子にも適用することがで
きる。
べたが、この発明はこれに限らず、ｐＭＯ８形固体操像
素子およびＣＣＤ形固体撮像素子にも適用することがで
きる。
以上、説明したように、この発明の固体撮像素子では、
エピタキシャル成長半導体屑のフィールド絶縁膜と半導
体基板との間に埋込み絶縁膜を設けたので、上記フィー
ルド絶縁膜の下を通って互いに隣シ合う光１４．変換素
子の間を流れる電子の流れを抑制することが可能となり
、混色現象、グレーミング現象およびスミア現象の発生
を低減することができる。
エピタキシャル成長半導体屑のフィールド絶縁膜と半導
体基板との間に埋込み絶縁膜を設けたので、上記フィー
ルド絶縁膜の下を通って互いに隣シ合う光１４．変換素
子の間を流れる電子の流れを抑制することが可能となり
、混色現象、グレーミング現象およびスミア現象の発生
を低減することができる。
第１図はｎＭＯ８形固体撮像素子の一例の楢成を示す平
面図、第２図は従来のｎＭＯ８形固体撮像素子の光電蘭
換部の第１層目の配線が形成された段階での行方向のｎ
ＭＯｓアレイの一部を示す断面図、第３図はこの発明の
第１の実施例のｎＭＯ８形固体撮像素子の光を質換部の
第１層目の配線が形成された段階での行方向のｎＭＯｓ
アレイの一部を示す断面図、菖４図（Ａ）〜（Ｃ）／ｆ
′ｉ上記第１の実施例の光電愛換部の行方向のｎＭＯｓ
アレイの一部を製造する方法の主要段階の状態を示す断
面図、第５図は上記第１の実施例の埋込み絶縁膜が形成
された段階での状態を示す平面図、第６図（Ａ）はこの
発りＪの第２の実施例の埋込み絶縁膜が形成された段階
での状態を示す平面図、第６図（Ｂ）は第６図（Ａｌの
ＶＩＢ−■Ｂ線での断面図、第７図はこの発明の第３の
実施例の独込み絶縁膜が形成された段階での状態を示す
平面図、第８図はこの発明の第４の実施例の光電質換部
のフィールド絶縁膜が形成された段階での行方向のｎＭ
Ｏｓアレイの一部を示す断面図である。 図において、（１）はｎＭｏ５（光！変換素子） 、（
２）は光電変侠部、（３）は水平走査回路部、（４）は
垂直走査回路部、（１すはｎ形シリコン基板（第１伝導
形の半導体基板）、（１乃はｐ形７リコンＮ（第２伝導
形のエピタキシャル成長半導体Ｎ） 、 ＩＪ３１はフ
ィールド絶縁膜、０！Ｏ１ｔよ埋込み絶縁膜、シＶはｐ
形接続層（第２伝導形の半導体層）、＠はｐ形能離層（
高不糾物＠匿層）、（５５）＃′ｉ半導体基板の無関係
領域に対応する露出主面、（５６）および（５ツ）＃′
ｉ半導体基板の水平力向のストライブ状の物域罠対応す
る露出主面である。 なお、図中同一符号はそれぞれ同一または相当部分を示
す。 代理人 葛野信−（外１名） 第１１閃 第５１４ 第６図 （Ａ） 第７図 手続補正書（自発） 寺許庁長官殿 事件の表示 特願昭６１−１８８６５ｇ号発明の
名称 固体撮像素子 補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号
名 称（６０１） 三菱電機株式会社代表者片山仁
八部 代理人 住 所 東京都千代田区丸の内二丁目２番３号
５、補正の対象 明細観の特許請求の範囲の欄および発明の詳細な説明の
欄 ６、補正の内容 （１） 明細書の特許請求の範囲を添付別紙のとおり
に訂正する。 （２）明細書の第２０行第８行〜第９行に「ブルーミン
グ現象」とあるのを「ブルーミング現象」と訂正する。 ７、添付書類の目録 訂正後の特許請求の範囲を示す書面 １通以上 特許請求の範囲 （１） 半導体基板、エピタキシャル成長炉内で上記
半導体基板の主面上に形成されたエピタキシャル成長半
導体層、このエピタキシャル成長半導体層の表面部に水
平方向の複数行および垂直方向の複数列にそれぞれ互い
の間に間隔をおいて複数個の光電変換素子が配設された
光電変換部、上記エピタキシャル成長半導体層の表面部
に上記光電変換部との間に間隔をおいて水平方向の上記
光電変換素子と平行に配設され上記各列の上記光電変換
素子を順次走査する水平走査回路部、上記エピタキシャ
ル成長半導体層の表面部に上記光電変換部との間に間隔
をおいて垂直方向の上記光電変換素子と平行に配設され
上記各行の上記光電変換素子を順次走査する垂直走査回
路部、上記エピタキシャル成長半導体層の表面部の上記
光電変換部、上記水平走査回路部および上記垂直走査回
路部の外側周縁部に配設され上記光電変換部、上記水平
走査回路部および上記垂直走査回路部の動作に無関係な
素子が形成される無関係領域、上記エピタキシャル成長
半導体層の表面部に形成され上記光電変換部の上記各光
電変換素子、上記水平走査回路部、上記垂直走査回路部
および上記無関係領域を分離するフィールド絶縁膜、並
びに上記エピタキシャル成長半導体層の上記フィールド
絶縁膜と上記半導体基板との間の部分に設けられた埋込
み絶縁膜を備えた固止撮像素子。 （２） エピタキシャル成長半導体層が埋込み絶縁膜
の幅を１００μｍ以下にし、気相エピタキシャル成長炉
内の圧力を１００ Ｔｏｒｒ以下にして形成されたこと
を特徴とする特許請求の範囲第１項記載の固体撮像素子
。 （３） エピタキシャル成長半導体層のフィールド絶
縁膜と埋込み絶縁膜との間に高不純物濃度層が形成され
たことを特徴とする特許請求の範囲第１項１だ第２項記
載の固体撮像素子。 （４） エピタキシャル成長半導体層の各行のそれぞ
れの複数個の光電変換素子の形成部分が互いに順次連結
され互いに隣り合う行間を埋込み絶縁膜で分離された水
平方向のストライプ状の領域であることを特徴とする特
許請求の範囲第１項ないし第３項のいずれかに記載の固
体撮像素子。 （５） エピタキシャル成長半導体層の各列のそれぞ
れの複数個の光電変換素子の形成部分が互いに順次連結
され互いに隣り合う列間が埋込み絶縁膜。 で分離された垂直方向のストライプ状の領域であること
を特徴とする特許請求の範囲第１項ないし第３項のいず
れかに記載の固体撮像素子。 （６）半導体基板が第１伝導形であってその主面部に第
２伝導形の半導体層が形成されており、エピタキシャル
成長半導体層が第２伝導形であることを特徴とする特許
請求の範囲第１項ないし第５項のいずれかに記載の固体
撮像素子。 （７）半導体基板が第１伝導形でエピタキシャル成長半
導体層が第２伝導形であり、かつ上記エピタキシャル成
長半導体層の各行のそれぞれの複数個の光電変換素子の
形成部分が互いに順次連結され互いに隣り合う列間を埋
込み絶縁膜で分離された水平方向のストライプ状の領域
であって、これらの領域がこれらの領域に隣る無関係領
域に接続されたことを特徴とする特許請求の範囲第１項
ないし第３項のいずれかに記載の固体撮像素子。 （８）半導体基板が第１伝導形でエピタキシャル成長半
導体層が第２伝導形であり、かつ上記エピタキシャル成
長半導体層の各列のそれぞれの複数個の光電変換素子の
形成部分が互いに順次連結され互いに隣り合う列間が埋
込み絶縁膜で分離された垂直方向のストライプ状の領域
であって、これらの領域がこれらの領域に隣る無関係領
域に接続されたことを特徴とする特許請求の範囲第１項
ないし第３項のいずれかに記載の固体撮像素子。
面図、第２図は従来のｎＭＯ８形固体撮像素子の光電蘭
換部の第１層目の配線が形成された段階での行方向のｎ
ＭＯｓアレイの一部を示す断面図、第３図はこの発明の
第１の実施例のｎＭＯ８形固体撮像素子の光を質換部の
第１層目の配線が形成された段階での行方向のｎＭＯｓ
アレイの一部を示す断面図、菖４図（Ａ）〜（Ｃ）／ｆ
′ｉ上記第１の実施例の光電愛換部の行方向のｎＭＯｓ
アレイの一部を製造する方法の主要段階の状態を示す断
面図、第５図は上記第１の実施例の埋込み絶縁膜が形成
された段階での状態を示す平面図、第６図（Ａ）はこの
発りＪの第２の実施例の埋込み絶縁膜が形成された段階
での状態を示す平面図、第６図（Ｂ）は第６図（Ａｌの
ＶＩＢ−■Ｂ線での断面図、第７図はこの発明の第３の
実施例の独込み絶縁膜が形成された段階での状態を示す
平面図、第８図はこの発明の第４の実施例の光電質換部
のフィールド絶縁膜が形成された段階での行方向のｎＭ
Ｏｓアレイの一部を示す断面図である。 図において、（１）はｎＭｏ５（光！変換素子） 、（
２）は光電変侠部、（３）は水平走査回路部、（４）は
垂直走査回路部、（１すはｎ形シリコン基板（第１伝導
形の半導体基板）、（１乃はｐ形７リコンＮ（第２伝導
形のエピタキシャル成長半導体Ｎ） 、 ＩＪ３１はフ
ィールド絶縁膜、０！Ｏ１ｔよ埋込み絶縁膜、シＶはｐ
形接続層（第２伝導形の半導体層）、＠はｐ形能離層（
高不糾物＠匿層）、（５５）＃′ｉ半導体基板の無関係
領域に対応する露出主面、（５６）および（５ツ）＃′
ｉ半導体基板の水平力向のストライブ状の物域罠対応す
る露出主面である。 なお、図中同一符号はそれぞれ同一または相当部分を示
す。 代理人 葛野信−（外１名） 第１１閃 第５１４ 第６図 （Ａ） 第７図 手続補正書（自発） 寺許庁長官殿 事件の表示 特願昭６１−１８８６５ｇ号発明の
名称 固体撮像素子 補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号
名 称（６０１） 三菱電機株式会社代表者片山仁
八部 代理人 住 所 東京都千代田区丸の内二丁目２番３号
５、補正の対象 明細観の特許請求の範囲の欄および発明の詳細な説明の
欄 ６、補正の内容 （１） 明細書の特許請求の範囲を添付別紙のとおり
に訂正する。 （２）明細書の第２０行第８行〜第９行に「ブルーミン
グ現象」とあるのを「ブルーミング現象」と訂正する。 ７、添付書類の目録 訂正後の特許請求の範囲を示す書面 １通以上 特許請求の範囲 （１） 半導体基板、エピタキシャル成長炉内で上記
半導体基板の主面上に形成されたエピタキシャル成長半
導体層、このエピタキシャル成長半導体層の表面部に水
平方向の複数行および垂直方向の複数列にそれぞれ互い
の間に間隔をおいて複数個の光電変換素子が配設された
光電変換部、上記エピタキシャル成長半導体層の表面部
に上記光電変換部との間に間隔をおいて水平方向の上記
光電変換素子と平行に配設され上記各列の上記光電変換
素子を順次走査する水平走査回路部、上記エピタキシャ
ル成長半導体層の表面部に上記光電変換部との間に間隔
をおいて垂直方向の上記光電変換素子と平行に配設され
上記各行の上記光電変換素子を順次走査する垂直走査回
路部、上記エピタキシャル成長半導体層の表面部の上記
光電変換部、上記水平走査回路部および上記垂直走査回
路部の外側周縁部に配設され上記光電変換部、上記水平
走査回路部および上記垂直走査回路部の動作に無関係な
素子が形成される無関係領域、上記エピタキシャル成長
半導体層の表面部に形成され上記光電変換部の上記各光
電変換素子、上記水平走査回路部、上記垂直走査回路部
および上記無関係領域を分離するフィールド絶縁膜、並
びに上記エピタキシャル成長半導体層の上記フィールド
絶縁膜と上記半導体基板との間の部分に設けられた埋込
み絶縁膜を備えた固止撮像素子。 （２） エピタキシャル成長半導体層が埋込み絶縁膜
の幅を１００μｍ以下にし、気相エピタキシャル成長炉
内の圧力を１００ Ｔｏｒｒ以下にして形成されたこと
を特徴とする特許請求の範囲第１項記載の固体撮像素子
。 （３） エピタキシャル成長半導体層のフィールド絶
縁膜と埋込み絶縁膜との間に高不純物濃度層が形成され
たことを特徴とする特許請求の範囲第１項１だ第２項記
載の固体撮像素子。 （４） エピタキシャル成長半導体層の各行のそれぞ
れの複数個の光電変換素子の形成部分が互いに順次連結
され互いに隣り合う行間を埋込み絶縁膜で分離された水
平方向のストライプ状の領域であることを特徴とする特
許請求の範囲第１項ないし第３項のいずれかに記載の固
体撮像素子。 （５） エピタキシャル成長半導体層の各列のそれぞ
れの複数個の光電変換素子の形成部分が互いに順次連結
され互いに隣り合う列間が埋込み絶縁膜。 で分離された垂直方向のストライプ状の領域であること
を特徴とする特許請求の範囲第１項ないし第３項のいず
れかに記載の固体撮像素子。 （６）半導体基板が第１伝導形であってその主面部に第
２伝導形の半導体層が形成されており、エピタキシャル
成長半導体層が第２伝導形であることを特徴とする特許
請求の範囲第１項ないし第５項のいずれかに記載の固体
撮像素子。 （７）半導体基板が第１伝導形でエピタキシャル成長半
導体層が第２伝導形であり、かつ上記エピタキシャル成
長半導体層の各行のそれぞれの複数個の光電変換素子の
形成部分が互いに順次連結され互いに隣り合う列間を埋
込み絶縁膜で分離された水平方向のストライプ状の領域
であって、これらの領域がこれらの領域に隣る無関係領
域に接続されたことを特徴とする特許請求の範囲第１項
ないし第３項のいずれかに記載の固体撮像素子。 （８）半導体基板が第１伝導形でエピタキシャル成長半
導体層が第２伝導形であり、かつ上記エピタキシャル成
長半導体層の各列のそれぞれの複数個の光電変換素子の
形成部分が互いに順次連結され互いに隣り合う列間が埋
込み絶縁膜で分離された垂直方向のストライプ状の領域
であって、これらの領域がこれらの領域に隣る無関係領
域に接続されたことを特徴とする特許請求の範囲第１項
ないし第３項のいずれかに記載の固体撮像素子。
Claims (1)
- 【特許請求の範囲】 （１） 半導体基板、エピタキシャル成長炉内で上記
半導体基板の主面上に形成されたエピタキシャル成長半
導体層、このエピタキシャル成長半導体層の表面部に水
平方向の複数行および垂直方向の複数列にそれぞれ互い
の間Ｋ１１Ｊ］隔をおいて複数個の光電変換素子が配設
された光電変換部、上記エピタキシャル成長半導体層の
表面部に上記光電変換部との間に間隔をおいて水平方向
の上記光電変換素子と平行忙配設され上記各列の上記光
電変換素子を順次走査する水平走査回路部、上記エピタ
キシャル成長半導体層の表面部に上記光電変換部との間
に間隔をおいて垂直方向の上記光電変換素子と平行に配
設され上記各行の上記光電変換素子を順次走査する垂直
走査回路部、上記エピタキシャル成長半導体層の表面部
の上記光電製換部、上記水平走査回路部および上記垂直
走査回路部の外側周縁部に配設され上記光電変換部、上
記水平走査回路部および上記垂直走査回路部の動作に無
関係な素子が形成される無関係領域、上記エピタキシャ
ル成長半導体層の表面部に形成され上記光電変換部の上
記各光電変換素子、上記水平走査回路部、上記垂直走査
回路部および上記無関係領域を分離するフィールド絶縁
膜、並びに上記エピタキシャル成長半導体層の上記フィ
ールド絶縁膜と上記半導体基板との間の部分に設けられ
た埋込み絶縁膜を備えた固定撮像素子。 （２） エピタキシャル成長半導体層が埋込み絶縁膜の
幅を１００μｍ以下にし、気相エピタキシャル成長炉内
の圧力を１００ Ｔｏｒｒ以下にして形成場れたことを
特徴とする特許請求の範囲第１項記載の固体撮像素子。 （３） エピタキシャル成長半導体層のフィールド絶
縁膜と埋込み絶縁膜との間に尚不純物銭度層が形成され
たことを特徴とする特許請求の範囲第１項また第２項記
載の固体撮像素子。 （４） エピタキシャル成長半導体層の各行のそれぞ
れの複数個の光電変換素子の形成部分が互いに順次連結
ちれ互いに隣り合う行間を埋込み絶縁膜で分離された水
平方向のストライプ状の領域であることを特徴とする特
許請求の範囲第１項ないし第３ＪｌＮのいずれかに記載
の固体撮像素子。 （５） エピタキシャル成長半導体層の各列のそれぞ
れの複数個の光電変換素子の形成部分が互いに順次連結
され互いに繭り合う列間が埋込み絶縁膜で分離された垂
直方向のストライプ状の領域であることを特徴とする特
許請求の範囲第１項ないし第３項のいずれかに記載の固
体撮像素子。 （６） 半導体基板が第１伝導形であってその主面部
に第２伝導形の半導体層が形成されており、エピタキシ
ャル成長半導体層が第２伝導形であることを特徴とする
特許ｉｉ＃求の範囲第１項ないし第５項のいずれかに記
載の同体撮像素子。 （７） 半導体基板が第１伝導形でエピタキシャル成長
半導体層が第２伝導形であり、かつ上記エピタキシャル
成長半導体層の各行のそれぞれの複数個の光’％ｆ換素
子の形成部分が互いに順次連結され互いに隣り合う列間
を埋込み絶縁膜で分離烙れた水平方向のストライプ状の
領域であって、これらの領域がこれらの領域に隣る無関
係領域に接続されたことを特徴とする特許請求の範囲第
１項ないし第３．！Ａのいずれかに記載の固体撮像素子
。 （３）半導体基板が第１伝導形でエピタキシャル成長半
導体層が第２伝導形であり、かつ上記エピタキシャル成
長半導体層の各列のそれぞれの複数個の光Ｘ変換素子の
形成部分が互いに順次連結され互いに隣シ合う列間が埋
込み絶縁膜で分離きれた垂直力向のストライプ状の領域
であって、これらの領域がこれらの領域に隣る無関係領
域に接続されたことを特徴とする特許請求の範囲用１項
ないし第３項のいずれかに記載の固体撮像素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57188552A JPS5977776A (ja) | 1982-10-25 | 1982-10-25 | 固体撮像素子 |
| US06/526,402 US4611223A (en) | 1982-10-25 | 1983-08-25 | Solid-state image sensor and manufacturing process thereof |
| US06/881,682 US4667392A (en) | 1982-10-25 | 1986-07-03 | Solid-state image sensor manufacturing process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57188552A JPS5977776A (ja) | 1982-10-25 | 1982-10-25 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5977776A true JPS5977776A (ja) | 1984-05-04 |
Family
ID=16225689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57188552A Pending JPS5977776A (ja) | 1982-10-25 | 1982-10-25 | 固体撮像素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US4611223A (ja) |
| JP (1) | JPS5977776A (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8602091A (nl) * | 1986-08-18 | 1988-03-16 | Philips Nv | Beeldopneeminrichting uitgevoerd met een vaste-stof beeldopnemer en een elektronische sluiter. |
| US4866293A (en) * | 1986-12-09 | 1989-09-12 | Canon Kabushiki Kaisha | Photoelectric converting apparatus to prevent the outflow of excess carriers |
| US4951130A (en) * | 1987-04-30 | 1990-08-21 | Kabushiki Kaisha Toshiba | Color filter structure of color image sensor |
| US4984047A (en) * | 1988-03-21 | 1991-01-08 | Eastman Kodak Company | Solid-state image sensor |
| JP2818214B2 (ja) * | 1989-08-31 | 1998-10-30 | 株式会社東芝 | 固体撮像装置 |
| US5276520A (en) * | 1991-06-07 | 1994-01-04 | Eastman Kodak Company | Enhancing exposure latitude of image sensors |
| JP3838665B2 (ja) * | 1995-08-11 | 2006-10-25 | 株式会社 東芝 | Ｍｏｓ型固体撮像装置 |
| US6040592A (en) * | 1997-06-12 | 2000-03-21 | Intel Corporation | Well to substrate photodiode for use in a CMOS sensor on a salicide process |
| US6683646B2 (en) | 1997-11-24 | 2004-01-27 | Xerox Corporation | CMOS image sensor array having charge spillover protection for photodiodes |
| US7173656B1 (en) | 1997-12-03 | 2007-02-06 | Intel Corporation | Method and apparatus for processing digital pixel output signals |
| US6150189A (en) * | 1999-09-08 | 2000-11-21 | United Microelectronics Corp. | Method for forming a photo diode and a CMOS transistor simultaneously |
| US6329218B1 (en) * | 2000-06-08 | 2001-12-11 | United Microelectronics Corp. | Method for forming a CMOS sensor with high S/N |
| JP2002359310A (ja) * | 2001-05-30 | 2002-12-13 | Matsushita Electric Ind Co Ltd | 半導体装置、及びその製造方法 |
| JP5040409B2 (ja) * | 2007-04-12 | 2012-10-03 | 富士ゼロックス株式会社 | センサーチップ及び検査装置 |
| JP5564918B2 (ja) * | 2009-12-03 | 2014-08-06 | ソニー株式会社 | 撮像素子およびカメラシステム |
| US20160050376A1 (en) * | 2014-08-18 | 2016-02-18 | Ron Fridental | Image sensor with sub-wavelength resolution |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3386865A (en) * | 1965-05-10 | 1968-06-04 | Ibm | Process of making planar semiconductor devices isolated by encapsulating oxide filled channels |
| US4396933A (en) * | 1971-06-18 | 1983-08-02 | International Business Machines Corporation | Dielectrically isolated semiconductor devices |
| JPS56165362A (en) * | 1980-05-26 | 1981-12-18 | Hitachi Ltd | Manufacture of solid state color image pickup element |
| US4412868A (en) * | 1981-12-23 | 1983-11-01 | General Electric Company | Method of making integrated circuits utilizing ion implantation and selective epitaxial growth |
| US4400411A (en) * | 1982-07-19 | 1983-08-23 | The United States Of America As Represented By The Secretary Of The Air Force | Technique of silicon epitaxial refill |
| FI84114C (fi) * | 1988-02-17 | 1991-10-10 | Valtion Teknillinen | Inkopplingssystem. |
-
1982
- 1982-10-25 JP JP57188552A patent/JPS5977776A/ja active Pending
-
1983
- 1983-08-25 US US06/526,402 patent/US4611223A/en not_active Expired - Lifetime
-
1986
- 1986-07-03 US US06/881,682 patent/US4667392A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4667392A (en) | 1987-05-26 |
| US4611223A (en) | 1986-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11791359B2 (en) | Light detecting element and method of manufacturing same | |
| JP5441986B2 (ja) | 固体撮像装置およびカメラ | |
| US6765246B2 (en) | Solid-state imaging device with multiple impurity regions and method for manufacturing the same | |
| JP5230058B2 (ja) | 固体撮像装置およびカメラ | |
| US7217967B2 (en) | CMOS image sensor and method for manufacturing the same | |
| JPS5977776A (ja) | 固体撮像素子 | |
| US9437641B2 (en) | Solid-state imaging device | |
| US7776638B2 (en) | Two epitaxial layers to reduce crosstalk in an image sensor | |
| KR100558529B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| JP2008103566A (ja) | 固体撮像装置 | |
| JPH07107928B2 (ja) | 固体撮像装置 | |
| JPH0828493B2 (ja) | 光検知器 | |
| JP2573582B2 (ja) | 固体撮像子の製造方法 | |
| JPH09148617A (ja) | 光半導体装置 | |
| KR100318447B1 (ko) | 이미지센서의핀드포토다이오드및그제조방법 | |
| JPS63182854A (ja) | 固体撮像素子 | |
| JP2000260972A (ja) | 固体撮像装置およびその製造方法 | |
| KR100298201B1 (ko) | 이미지센서의 저전압 포토다이오드 형성방법 | |
| JP2003142672A (ja) | 固体イメージセンサ及び固体イメージセンサの製造方法 | |
| JPH04130665A (ja) | 固体撮像装置 | |
| KR20000041453A (ko) | 큰 정전용량의 포토다이오드를 갖는 이미지센서 및 그 제조방법 | |
| JPS62217656A (ja) | 固体撮像素子 | |
| JPS622511B2 (ja) | ||
| JPH04316367A (ja) | 固体撮像装置とその製造方法 | |
| JP2005032756A (ja) | 固体撮像装置の製造方法及び固体撮像装置 |