JPS5977711A - 利得制御回路の入力回路 - Google Patents
利得制御回路の入力回路Info
- Publication number
- JPS5977711A JPS5977711A JP18761082A JP18761082A JPS5977711A JP S5977711 A JPS5977711 A JP S5977711A JP 18761082 A JP18761082 A JP 18761082A JP 18761082 A JP18761082 A JP 18761082A JP S5977711 A JPS5977711 A JP S5977711A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- voltage
- gain control
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/0052—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/04—Modifications of control circuit to reduce distortion caused by control
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、磁気記録再生装置（ＶＴＲ）、ＴＶ受像機
等に使用さ第１ている利得制御回路の入力回路に関する
ものである。
等に使用さ第１ている利得制御回路の入力回路に関する
ものである。
利得制御回路は、種々の゛電子機器、及び制御機器の増
幅器として使用さｊているが、この回路とその前後段の
回路を同−ＩＣ内に形成する場合に出力オフセットの問
題が発生する。
幅器として使用さｊているが、この回路とその前後段の
回路を同−ＩＣ内に形成する場合に出力オフセットの問
題が発生する。
すなわち、従来の回路では、制御電流によるオフセット
を避けるため、利得制御回路の入力段となるスイッチン
グ回路、インピーダンス変換回路等の出力は、ＩＣ回路
外に出力し、フンデンザ等による容脩結合を行なった後
利得制御回路に入力していたので、Ｉｃ化に際しビン数
、外付部品等が増加するという欠点がある。
を避けるため、利得制御回路の入力段となるスイッチン
グ回路、インピーダンス変換回路等の出力は、ＩＣ回路
外に出力し、フンデンザ等による容脩結合を行なった後
利得制御回路に入力していたので、Ｉｃ化に際しビン数
、外付部品等が増加するという欠点がある。
以下、この点についてさらに詳述する。
第１図は、電流変換型の利得制御回路を構成するＩＣ２
の前段九入力回路として２つの入力信号ｖＡｌ ｖ、を
選択するスイッチ回路ＩＣ，を接続する場合の回路図で
ある。
の前段九入力回路として２つの入力信号ｖＡｌ ｖ、を
選択するスイッチ回路ＩＣ，を接続する場合の回路図で
ある。
この回路において、トランジスタＱＩＩＱ２゜及びトラ
ンジスタＱｓ 、Ｑ、はそ４ぞね差動増幅器を構成し、
その共通の負荷抵抗Ｒ，に入力信号ＶＡ 、Ｖｔのいず
れか一方を、電流源■１ を切り替えるスイッチＳＫ
よって出力するスイッチ回路（一般にＢｕｒｔｏｎ回路
と呼ぶ）である。
ンジスタＱｓ 、Ｑ、はそ４ぞね差動増幅器を構成し、
その共通の負荷抵抗Ｒ，に入力信号ＶＡ 、Ｖｔのいず
れか一方を、電流源■１ を切り替えるスイッチＳＫ
よって出力するスイッチ回路（一般にＢｕｒｔｏｎ回路
と呼ぶ）である。
負荷抵抗Ｒ１に出力さＪまた信号は、電流源工２で作動
するトランジスタＱ、によって１（）０％の負帰還がか
けらねているので、その出力インピーダンスはトランジ
スタＱｓのエミッタホロワの出炭に、′Ｎ、流変換型の
利得制御回路と構成するＩＣ７の部分の動作について説
明する。
するトランジスタＱ、によって１（）０％の負帰還がか
けらねているので、その出力インピーダンスはトランジ
スタＱｓのエミッタホロワの出炭に、′Ｎ、流変換型の
利得制御回路と構成するＩＣ７の部分の動作について説
明する。
入力端子Ｔｌｎに供給された信号ｅＩＩ＋によって抵抗
Ｒ１ｎに流ｊ、る［流をＩＩ、ｌ、トランジスタＱ＋３
〜ＱＩ４ （トランジスタＱ＋ ｒ〜Ｑ１３はダイオー
ド接続されたものを示している。）の各々に流れる電流
をそれぞｔｔ、 Ｉ＋＋ ｒ ’＋２ｍ ＩＩｉ
＋ １１４ Ｃ以下、ｉｋはトランジスタＱｋの電流
値を示すものとするン。
Ｒ１ｎに流ｊ、る［流をＩＩ、ｌ、トランジスタＱ＋３
〜ＱＩ４ （トランジスタＱ＋ ｒ〜Ｑ１３はダイオー
ド接続されたものを示している。）の各々に流れる電流
をそれぞｔｔ、 Ｉ＋＋ ｒ ’＋２ｍ ＩＩｉ
＋ １１４ Ｃ以下、ｉｋはトランジスタＱｋの電流
値を示すものとするン。
ＡＧＣ回路のゲインを設定する制御電流な■８ とす
ると、 ｉ＋＋ ＝ ｘ Ｌ ｌ １１２ ＝（１ｘ ） Ｉ、
、又、”ＢＥ （Ｑｕ）” ＶＢＥ （Ｑ１０）より
ｉ＋ｓ＝ｉ＋ｎとなる。ところが図の回路から、 １、ｓ ” ｉ＋＋ ＋ｌ１ｎ＝ ｘ１６＋ ｌｌ１１
−・・・・・・（１）ｉ＋４＝ｉ＋□＝ （１−ｘ ）
Ｉｃ−・・−−−−（２１となる。
ると、 ｉ＋＋ ＝ ｘ Ｌ ｌ １１２ ＝（１ｘ ） Ｉ、
、又、”ＢＥ （Ｑｕ）” ＶＢＥ （Ｑ１０）より
ｉ＋ｓ＝ｉ＋ｎとなる。ところが図の回路から、 １、ｓ ” ｉ＋＋ ＋ｌ１ｎ＝ ｘ１６＋ ｌｌ１１
−・・・・・・（１）ｉ＋４＝ｉ＋□＝ （１−ｘ ）
Ｉｃ−・・−−−−（２１となる。
次に、トランジスタＱｌｌ ＋ Ｑ１０ ＋ Ｑ１６
＋ Ｑ１０を考えると、 ＶＩＥ （ＱｌＪ ） 十Ｖ＋ｖ＋ （Ｑ＋−） ＝Ｖ
ｉｇ （Ｑ＋ｉ） ＋ＶＢＩ （Ｑ１０）から１＋＋
Ｘ ｉｔｓ ＝ １１２ ×Ｉ＋ｇＩＩ第３′（式）よ
り、 （Ｉｔ Ｉｌｎ ） Ｉｎ＋ ” （
ｌｃ ＋ｘ、Ｉ、 ） ｌ＋ｓ ・・・ ・・・
（４）又、トランジスタＱ ＋Ｂ＋ Ｑ＋ｅ ｌ
Ｑ２０ Ｉ Ｑ ＋ｙを考えると、 Ｖｉｅ（ＱｌＪＶｅｃ（ＱｌＪ”ｖｉｌＦ、（Ｑ２１＋
）４−Ｖｎｃ（Ｑ、＋ｙ） フＦうｉｔｓ Ｘ ｉｔ
ｓ ＝ ｊｔｏ Ｘ ｊ＋ｔとなるが、ｉｌＢ””ｉｌ
ｓ ＋ Ｉ＋ｙ二ｌ＋ｌ＋とできるから、ｊＩ＠ Ｌ＊ ＝ ｉ２ｏ Ｘ−一 １６ 第（４）式から トランジスタＱ＋＊ Ｉ Ｑ２０の電流源の電流をＩ
Ｏとすると、 Ｉ （１＝ ｉｔｓ ＋ ｉｓｏとなっているから第（
５）式はこ〜で、負荷抵抗ＲＬにおける出力電圧ｖ０゜
ｔは、ＶＯｕｔ二Ｖｃｅ １２０’ＲＬ 出力電圧Ｖ。ａｔの交流成分ｅ。ａｔは、となる。
＋ Ｑ１０を考えると、 ＶＩＥ （ＱｌＪ ） 十Ｖ＋ｖ＋ （Ｑ＋−） ＝Ｖ
ｉｇ （Ｑ＋ｉ） ＋ＶＢＩ （Ｑ１０）から１＋＋
Ｘ ｉｔｓ ＝ １１２ ×Ｉ＋ｇＩＩ第３′（式）よ
り、 （Ｉｔ Ｉｌｎ ） Ｉｎ＋ ” （
ｌｃ ＋ｘ、Ｉ、 ） ｌ＋ｓ ・・・ ・・・
（４）又、トランジスタＱ ＋Ｂ＋ Ｑ＋ｅ ｌ
Ｑ２０ Ｉ Ｑ ＋ｙを考えると、 Ｖｉｅ（ＱｌＪＶｅｃ（ＱｌＪ”ｖｉｌＦ、（Ｑ２１＋
）４−Ｖｎｃ（Ｑ、＋ｙ） フＦうｉｔｓ Ｘ ｉｔ
ｓ ＝ ｊｔｏ Ｘ ｊ＋ｔとなるが、ｉｌＢ””ｉｌ
ｓ ＋ Ｉ＋ｙ二ｌ＋ｌ＋とできるから、ｊＩ＠ Ｌ＊ ＝ ｉ２ｏ Ｘ−一 １６ 第（４）式から トランジスタＱ＋＊ Ｉ Ｑ２０の電流源の電流をＩ
Ｏとすると、 Ｉ （１＝ ｉｔｓ ＋ ｉｓｏとなっているから第（
５）式はこ〜で、負荷抵抗ＲＬにおける出力電圧ｖ０゜
ｔは、ＶＯｕｔ二Ｖｃｅ １２０’ＲＬ 出力電圧Ｖ。ａｔの交流成分ｅ。ａｔは、となる。
したがって、この利得制御回路のゲインＧは、Ｌ
で表わされる。
以上の説明から、この利得制御回路は制御を流工。Ｋよ
りゲインを変化することができるので。
りゲインを変化することができるので。
ＡＧＣ（Ａｕｔｍａｔｉｃ Ｇａ１ｎ Ｃｏｎｔｒｏ
ｌ）回路として使用することができる。
ｌ）回路として使用することができる。
このような回路匠おいて、通常は前記スイッチ回路を構
成するＩＣ，の出力端子Ｔ。と、利得制御回路を構成す
るＩＣ，の入力端子Ｔｌｎを結合コンデンサを介して結
合していたが、ビン数、外付部品点数の関係から直結化
することが望ましい。
成するＩＣ，の出力端子Ｔ。と、利得制御回路を構成す
るＩＣ，の入力端子Ｔｌｎを結合コンデンサを介して結
合していたが、ビン数、外付部品点数の関係から直結化
することが望ましい。
しかし、単純［ＤＣレベルのみを一致させて直結すると
、例えば制御電流ＩｅがΔＩ、変化した時トランジスタ
Ｑ＋ ｓのｖｎｚがΔＶＢＩ変化し、前述した電流１１
ｎの直流レベルもΔ’ｌ＋＋変化することになる。した
がって、利得制御回路の出力には、ゲインＧ×Δｖｎｉ
なるオフセット電圧が発生し、そのダイナミックレンジ
がせまくなると同時に、後段に接続さする回路にも影響
が及ぶという問題がある。
、例えば制御電流ＩｅがΔＩ、変化した時トランジスタ
Ｑ＋ ｓのｖｎｚがΔＶＢＩ変化し、前述した電流１１
ｎの直流レベルもΔ’ｌ＋＋変化することになる。した
がって、利得制御回路の出力には、ゲインＧ×Δｖｎｉ
なるオフセット電圧が発生し、そのダイナミックレンジ
がせまくなると同時に、後段に接続さする回路にも影響
が及ぶという問題がある。
〔発明の目的〕
この発明は、か瓦る実状Ｋかんがみてなされたもので、
制御Ｋｌによって生じたＰＮ接合素子の電圧変化ΔＶｌ
ｌを、利得制御回路の入力回路に帰還し、制御＋ｈ、流
が変化しても出力オフセット電圧が変化しないようにす
るものである。
制御Ｋｌによって生じたＰＮ接合素子の電圧変化ΔＶｌ
ｌを、利得制御回路の入力回路に帰還し、制御＋ｈ、流
が変化しても出力オフセット電圧が変化しないようにす
るものである。
この発明は、上述した目的を達成するためＫ。
人力信号が供給されているインピーダンス変換回路、及
び前記インピーダンス変換回路の出力電圧を電流に変換
する抵抗と、該変換さ第１た電流が供給さね、かつ制御
電流が流第１ているＰＮ接合素子を有する利得制御回路
において、前記抵抗とＰＮ接合素子の接続点の電圧な前
記インピーダンス°変換回路のバイアス回路に帰還し、
利得制御回路のゲインが変化した場合でも出力オフセッ
ト電圧が発生しないようＫしたものである。
び前記インピーダンス変換回路の出力電圧を電流に変換
する抵抗と、該変換さ第１た電流が供給さね、かつ制御
電流が流第１ているＰＮ接合素子を有する利得制御回路
において、前記抵抗とＰＮ接合素子の接続点の電圧な前
記インピーダンス°変換回路のバイアス回路に帰還し、
利得制御回路のゲインが変化した場合でも出力オフセッ
ト電圧が発生しないようＫしたものである。
〔実施例Ｊ
第２図はこの発明の一実施例を示す利得制御回路の入力
回路を示したもので、一点鎖線で囲ったＩ Ｃｓの部分
は入力回路を示し、この例では入力端子Ｔ、及び出力端
子Ｔ０ を有するインピーダンス変換回路となっている
。又、一点鎖線で囲ったＩＣ４の部分は前述した利得制
御回路を示す。
回路を示したもので、一点鎖線で囲ったＩ Ｃｓの部分
は入力回路を示し、この例では入力端子Ｔ、及び出力端
子Ｔ０ を有するインピーダンス変換回路となっている
。又、一点鎖線で囲ったＩＣ４の部分は前述した利得制
御回路を示す。
インピーダンス変換回路は、高利得の差動増幅器を構成
するトランジスタにｈａ ＊ Ｑｔ４Ｋ トランジス
タＱ２ｍによって１０ ＋３％の負帰還がかけら１てい
るので、前述したようにこの回路の出力インピーダンス
は非常に小さくなる。そして、その出力端子Ｔ０は抵抗
Ｒ１ｎによって、前述した電流変換型の利得制御回路に
直接給金されている。
するトランジスタにｈａ ＊ Ｑｔ４Ｋ トランジス
タＱ２ｍによって１０ ＋３％の負帰還がかけら１てい
るので、前述したようにこの回路の出力インピーダンス
は非常に小さくなる。そして、その出力端子Ｔ０は抵抗
Ｒ１ｎによって、前述した電流変換型の利得制御回路に
直接給金されている。
このインピーダンス変換回路を入力回路とする利得制御
回路は、抵抗ＲＩｒ＋の両端のＤＣレベル差がオフセッ
ト電流として抵抗Ｒ１ｎに流れ、・前述したように出力
オフセット電圧が発生することＫなるが、抵抗Ｒ１，ｌ
の一端からトランジスタＱ□、Ｑ２□（トランジスタＱ
２．はＰＮＰ型）を介して、バイアス回路に帰還回路Ｎ
Ｆを構成することによって、出力オフセットの影響を防
止するものである。
回路は、抵抗ＲＩｒ＋の両端のＤＣレベル差がオフセッ
ト電流として抵抗Ｒ１ｎに流れ、・前述したように出力
オフセット電圧が発生することＫなるが、抵抗Ｒ１，ｌ
の一端からトランジスタＱ□、Ｑ２□（トランジスタＱ
２．はＰＮＰ型）を介して、バイアス回路に帰還回路Ｎ
Ｆを構成することによって、出力オフセットの影響を防
止するものである。
すなわち、抵抗Ｉ（１の両端の電圧なり、１ｖｌｌとす
ると、前記したトランジスタＱ２□、Ｑ！２によって１
００％の負帰還がかけらハているので、差動増幅器を構
成しているトランジスタＱｘｓ＋ Ｑｘ４のベース電圧
ｅｍ （Ｑ２ｓ） 、 ａｓ （Ｃｂｓ）は等しい。
ると、前記したトランジスタＱ２□、Ｑ！２によって１
００％の負帰還がかけらハているので、差動増幅器を構
成しているトランジスタＱｘｓ＋ Ｑｘ４のベース電圧
ｅｍ （Ｑ２ｓ） 、 ａｓ （Ｃｂｓ）は等しい。
ところで、ＩＣ３の回路では、
となっているが、トランジスタＱ２＋’＊Ｑｘ＊はエミ
ッタホロワとなっているので、前記制御電流Ｉ０にかか
わらずＶｉｇ （Ｑ２１ン＝ ＶＩＥ （Ｑ＊２） ト
ミナサｔｌ、又、ｈｌ、＞ｔとできるから抵抗Ｒ２゜の
電圧降下は無ａすることかできる。すると、前記第（８
）式から、Ｖ、＝Ｖｂ とみることができる。
ッタホロワとなっているので、前記制御電流Ｉ０にかか
わらずＶｉｇ （Ｑ２１ン＝ ＶＩＥ （Ｑ＊２） ト
ミナサｔｌ、又、ｈｌ、＞ｔとできるから抵抗Ｒ２゜の
電圧降下は無ａすることかできる。すると、前記第（８
）式から、Ｖ、＝Ｖｂ とみることができる。
したがって、前述したように制御電流Ｉｃ によって
Ｖｂ が変化しても、常ＫＶ、＝Ｖ、 となるよう
に制御さ第１、電流■１は入力端子ＴＩ の信号によ
ってのみ変化１−るので、利得制御回路の出力にオフセ
ット電圧が生じないことＫなる。
Ｖｂ が変化しても、常ＫＶ、＝Ｖ、 となるよう
に制御さ第１、電流■１は入力端子ＴＩ の信号によ
ってのみ変化１−るので、利得制御回路の出力にオフセ
ット電圧が生じないことＫなる。
以上、利（４！ ｌ１ｉＩＪ 御回路の入力回路として
インピーダンス変換回路を実施例として説明したが、こ
の入力回路は、増幅回路でもあり、又、バッファ回路で
もよい。又、第１図に示すようなスイッチ回路が入力回
路とされる場合についても適用できる。
インピーダンス変換回路を実施例として説明したが、こ
の入力回路は、増幅回路でもあり、又、バッファ回路で
もよい。又、第１図に示すようなスイッチ回路が入力回
路とされる場合についても適用できる。
第３図は利得制御回路の入力回路として信号選択を行な
うスイッチ回路を採用した場合の回路図である。
うスイッチ回路を採用した場合の回路図である。
この回路で、ＩＣ，の部分は前述した第１図に示したス
イッチ回路の部分圧一点鎖線で示すＮＦＩ。
イッチ回路の部分圧一点鎖線で示すＮＦＩ。
ＮＦ、なる帰還回路を伺加したものであり、スイッチＳ
の代わりにトランジスタＱｓ＋ ｌＱｓ＊を配置したも
のである。したがって、トランジスタＱ３Ｉ。
の代わりにトランジスタＱｓ＋ ｌＱｓ＊を配置したも
のである。したがって、トランジスタＱ３Ｉ。
Ｑｚｘの制御電圧Ｖｒ ＊ Ｖｔ カＶＩ ＞Ｖ２
（’）時に入力信号■え の信号が出力さ４、Ｖ＋ ＜
Ｖ ２の時に入力信号ｖＲが出力さねて、利得制御回
路に抵抗Ｒ１ｎを介して入力される。
（’）時に入力信号■え の信号が出力さ４、Ｖ＋ ＜
Ｖ ２の時に入力信号ｖＲが出力さねて、利得制御回
路に抵抗Ｒ１ｎを介して入力される。
オリ得制御回路の部分ＩＣ，は、第１図のＩＣ２０部分
と同様に形成さ１、制御電流工。はトランジスタＱｓｓ
のベースにＡＧＣ電圧を供給することによって形成して
いる。なお、差動増幅回路を形成しているトランジスタ
Ｑｎ ＋ Ｑｇｏのドライブは、エミッタホロワとさ
ｊたトランジスタＱ ｌｅ ＋ Ｑｉｓによってドラ
イブされている。
と同様に形成さ１、制御電流工。はトランジスタＱｓｓ
のベースにＡＧＣ電圧を供給することによって形成して
いる。なお、差動増幅回路を形成しているトランジスタ
Ｑｎ ＋ Ｑｇｏのドライブは、エミッタホロワとさ
ｊたトランジスタＱ ｌｅ ＋ Ｑｉｓによってドラ
イブされている。
この第３図の場合は、ＩＣ，とＩＣ，を直結しても前述
した第２図の場合と同様忙、帰還回路ＮＦ＋ 、ＮＦ
ｔが設けであるので、抵抗Ｒ１ｎの両端の直流レベルを
常に一致させることができるので、利得制御回路のゲイ
ンが変化した場合も出方オフセット電圧の発生がなく、
そねだけダイナミックレンジが広くなる。
した第２図の場合と同様忙、帰還回路ＮＦ＋ 、ＮＦ
ｔが設けであるので、抵抗Ｒ１ｎの両端の直流レベルを
常に一致させることができるので、利得制御回路のゲイ
ンが変化した場合も出方オフセット電圧の発生がなく、
そねだけダイナミックレンジが広くなる。
したがって、このようなＩＣ回路は非常に低い電源電圧
で作動させることができるという利点が生じる。
で作動させることができるという利点が生じる。
なお、この発明の利得制御回路の入力回路は゛この実施
例以外の能動回路でも適用出来ることはいうまでもない
。又、利得制御回路の回路形式もこの実施例のものに限
定されることはなく、他の変形回路にも利用できる。
例以外の能動回路でも適用出来ることはいうまでもない
。又、利得制御回路の回路形式もこの実施例のものに限
定されることはなく、他の変形回路にも利用できる。
この発明は、上述したよう虻、利得制御回路の入力部に
配置されている電圧−電流変換用の抵抗とＰＮ接合素子
の接続点から入力回路を構成しているインピーダンス変
換回路等のバイアス回路に負帰還を施し、制御電流等忙
起因する入カオフセソトａ圧を解消するようにしたので
、利得制御回路とその入力回路を直接結合することがで
き、ＩＣ化に際してビン数、外付部品数を増加させるこ
とがないという利点を有すると共に、出力オフセット電
圧が発生しないので後段にも他の回路を直結することが
できるという効果がある。
配置されている電圧−電流変換用の抵抗とＰＮ接合素子
の接続点から入力回路を構成しているインピーダンス変
換回路等のバイアス回路に負帰還を施し、制御電流等忙
起因する入カオフセソトａ圧を解消するようにしたので
、利得制御回路とその入力回路を直接結合することがで
き、ＩＣ化に際してビン数、外付部品数を増加させるこ
とがないという利点を有すると共に、出力オフセット電
圧が発生しないので後段にも他の回路を直結することが
できるという効果がある。
纂１図はスイソ牛回路を入力部とした利得制御回路図、
第２図はこの発明の一実施例を示す利得制御回路の入力
回路図、第３図はこの発明の他の実施例を示す回路図で
ある。 図中、ＩＣはインピーダンス変換回路、ＩＣ４゜ＩＣ，
は利１０制御回路、ＲＩＩ、は抵抗、Ｑ＋ａはＰＮ接合
素子となるトランジスタ、ＮＦは帰還回路を示す。
第２図はこの発明の一実施例を示す利得制御回路の入力
回路図、第３図はこの発明の他の実施例を示す回路図で
ある。 図中、ＩＣはインピーダンス変換回路、ＩＣ４゜ＩＣ，
は利１０制御回路、ＲＩＩ、は抵抗、Ｑ＋ａはＰＮ接合
素子となるトランジスタ、ＮＦは帰還回路を示す。
Claims (1)
- 入力信号が供給さねているインピーダンス変換回路、及
び前記インピーダンス変換回路の出力電圧を電流に変換
する抵抗と、該変換された電流が供給さね、かつ制御電
流が流れているＰＮ接合素子を入力部とする利得制御回
路において、前記抵抗とＰＮ接合素子の接続点の電圧を
前記インピーダンス変換回路のバイアス回路に帰還し、
前記抵抗の両端の直流電位が一致するよう構成したこと
を特徴とする利得制御回路の入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18761082A JPS5977711A (ja) | 1982-10-27 | 1982-10-27 | 利得制御回路の入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18761082A JPS5977711A (ja) | 1982-10-27 | 1982-10-27 | 利得制御回路の入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5977711A true JPS5977711A (ja) | 1984-05-04 |
| JPH0347602B2 JPH0347602B2 (ja) | 1991-07-19 |
Family
ID=16209116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18761082A Granted JPS5977711A (ja) | 1982-10-27 | 1982-10-27 | 利得制御回路の入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5977711A (ja) |
-
1982
- 1982-10-27 JP JP18761082A patent/JPS5977711A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0347602B2 (ja) | 1991-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62292076A (ja) | 周期信号の基準レベル調整回路 | |
| JPS59185419A (ja) | 周波数―位相変換器 | |
| KR100291237B1 (ko) | 클램프 회로 | |
| JPS5977711A (ja) | 利得制御回路の入力回路 | |
| EP0420128A2 (en) | Detection circuit for amplitude modulated signals | |
| JPS61251214A (ja) | 電源回路 | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JP3221058B2 (ja) | 整流回路 | |
| JPH0514767A (ja) | クランプ回路 | |
| JPH0540456Y2 (ja) | ||
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| JPS60134506A (ja) | 差動増幅器 | |
| JPH0983341A (ja) | レベル変換回路 | |
| Bowers | A Versatile Precision Instrumentation Amplifier | |
| JPH0219648B2 (ja) | ||
| JPH03255708A (ja) | ミューティング機能付きトランジスタ増幅回路 | |
| JPH04354408A (ja) | 電流極性変換回路 | |
| JP2581388B2 (ja) | データ反転回路 | |
| JPH03147414A (ja) | 増幅回路 | |
| JPS59147517A (ja) | 振幅制限回路 | |
| JPS6218111B2 (ja) | ||
| JPS6089112A (ja) | トランジスタ増幅回路 | |
| JPS648954B2 (ja) | ||
| JPH08186738A (ja) | レベル変換回路 | |
| JPS62104311A (ja) | スイツチ回路 |