JPS5974722A - 雑音除去回路 - Google Patents
雑音除去回路Info
- Publication number
- JPS5974722A JPS5974722A JP57184633A JP18463382A JPS5974722A JP S5974722 A JPS5974722 A JP S5974722A JP 57184633 A JP57184633 A JP 57184633A JP 18463382 A JP18463382 A JP 18463382A JP S5974722 A JPS5974722 A JP S5974722A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- output
- pulse width
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、周期が一定でかつパルス幅が一定である信号
からノイズを除去4るにうにした雑音除去回路に関する
。
からノイズを除去4るにうにした雑音除去回路に関する
。
一般に、複写(幾のように高圧ノイズが誘導されやすい
装嵌においては筐体内に引き回された信号線にスパイク
ノイズ等が飛び込/υで、回路が誤動作す′ることがあ
る。この対策として、従来は信号線の出力端側に、信号
線どアース間にコンデンサを入れて、積分効果によりス
パイクノイズ等の釘]音を除去りることか行なわれてい
る。
装嵌においては筐体内に引き回された信号線にスパイク
ノイズ等が飛び込/υで、回路が誤動作す′ることがあ
る。この対策として、従来は信号線の出力端側に、信号
線どアース間にコンデンサを入れて、積分効果によりス
パイクノイズ等の釘]音を除去りることか行なわれてい
る。
しかしながら、この対策(31、信号に対して位相のづ
゛れを発生さけるため、信号の秤類にJ、っては」二記
のJ、うな雑音除去手段は使えないという欠点があった
。例えば、レーリ゛スキ17ン開始信号のJうに、位相
が人事な信号には1史えなかった。
゛れを発生さけるため、信号の秤類にJ、っては」二記
のJ、うな雑音除去手段は使えないという欠点があった
。例えば、レーリ゛スキ17ン開始信号のJうに、位相
が人事な信号には1史えなかった。
この発明の目的は、前記した従来回路の欠点を′除去し
、周期が一定でかつ一定パルス幅の信号から位相のずれ
を発生させることなくノイズを除去りることにある。
、周期が一定でかつ一定パルス幅の信号から位相のずれ
を発生させることなくノイズを除去りることにある。
本発明の特徴は、パノノ信号が、一定のパルス幅t1の
信号が一定周期Tで入力してくるものであることに注目
し、パルス幅11期間内およびパルス幅t1のパルス信
号の後縁から(T−tl)期間内に入力するノイズパル
スを全て除去するようにした点にある。
信号が一定周期Tで入力してくるものであることに注目
し、パルス幅11期間内およびパルス幅t1のパルス信
号の後縁から(T−tl)期間内に入力するノイズパル
スを全て除去するようにした点にある。
以下に本発明を実施例によって〜説明ザる。第1図は本
発明の一実施例を示す。また第2図は第1図の主要部の
信号のタイムチャートを示1゜今、入力端子1から第2
図(a )に示されているような周J!II T 、パ
ルス幅t1の信号aが正規の信号として入力されている
ものとづる。そして、入力信号aにスパイクノイズnl
、n2.n3がランダムに混入されてくるものとする。
発明の一実施例を示す。また第2図は第1図の主要部の
信号のタイムチャートを示1゜今、入力端子1から第2
図(a )に示されているような周J!II T 、パ
ルス幅t1の信号aが正規の信号として入力されている
ものとづる。そして、入力信号aにスパイクノイズnl
、n2.n3がランダムに混入されてくるものとする。
このようなスパイクノイズの混った入力信号aが入力端
子1に入力づると、入力信号aは、インバータ2に人力
して反転されると共に、入力信号aの立上りで1〜リガ
され、通常の入ノj信号aのパルス幅t2より少し小さ
いt3時間幅のパルス信号を出力する第1のワンショク
1〜マルチバイブレータ(以下、MMと略す)3に入力
する。第1のMM3のQ出力信号【1は第2図(b)に
示されているようになる。
子1に入力づると、入力信号aは、インバータ2に人力
して反転されると共に、入力信号aの立上りで1〜リガ
され、通常の入ノj信号aのパルス幅t2より少し小さ
いt3時間幅のパルス信号を出力する第1のワンショク
1〜マルチバイブレータ(以下、MMと略す)3に入力
する。第1のMM3のQ出力信号【1は第2図(b)に
示されているようになる。
インバータ2の出力信号と第1のMM3のQ出力信号す
はナンドゲ−1・4に入力する。ナントゲート4の出力
信号Cは第2図(C)に示されでいるような波形になる
。
はナンドゲ−1・4に入力する。ナントゲート4の出力
信号Cは第2図(C)に示されでいるような波形になる
。
一方、5は入力信号aの立下りでトリガ8れる第2のM
Mであり、第2図(d)に示されているように、通常の
入力信号aのパルス幅11より少し小さいt4時間幅の
パルス信号を発生する。前記ナントゲート4の出力信号
Cおよび第2のMM5の出力信号dは、オアゲートと同
じ機能を有する第2のゲート6に入力する。そうすると
、出力端子7には、第2図(e )に示されC1いるよ
うに、スパイクノイズn1.n2.n3の除去された信
号が1!?られる。しかも、信号成分の立上りの位相は
入力信号aのそれと同じであり、位相遅れはない。
Mであり、第2図(d)に示されているように、通常の
入力信号aのパルス幅11より少し小さいt4時間幅の
パルス信号を発生する。前記ナントゲート4の出力信号
Cおよび第2のMM5の出力信号dは、オアゲートと同
じ機能を有する第2のゲート6に入力する。そうすると
、出力端子7には、第2図(e )に示されC1いるよ
うに、スパイクノイズn1.n2.n3の除去された信
号が1!?られる。しかも、信号成分の立上りの位相は
入力信号aのそれと同じであり、位相遅れはない。
以上のように本発明によれば、周期T、パルス幅t1の
一定周期、一定パルス幅の信号に混入してくるノイズを
、はぼ完全に除去することができ、かつ、信号に対して
位相のずれを発生しないという効果がある。
一定周期、一定パルス幅の信号に混入してくるノイズを
、はぼ完全に除去することができ、かつ、信号に対して
位相のずれを発生しないという効果がある。
第1図は本発明の一実施例のブロック図、第2図は第1
図の主要部の信号のタイムチ1シーl〜である。 1・・・入力端子、3・・・第1のMM、5・・・第2
のMM、7・・・出力端子 代理人 弁理士 平木通人 外1名
図の主要部の信号のタイムチ1シーl〜である。 1・・・入力端子、3・・・第1のMM、5・・・第2
のMM、7・・・出力端子 代理人 弁理士 平木通人 外1名
Claims (1)
- (1)一定のパルス幅t1の信号が一定周期Tで入力し
てくる入′力信号を反転づる反転手段、該パルス幅[1
の信号の後縁で1〜リガされ、パルス幅が(T−tl)
よりやや小さい信号を出カリ−る第1の信号出力手段、
前記反転手段および第1の信号出力手段から出力された
信号を入力どし、前記入力信号の(T−tl)期間の雑
音を除去する第1のグー1〜手段、前記入力信号のパル
ス幅+1の信号の前縁でトリガされ、パルス幅が前記[
1よりや0小さい信号を出力覆る第2の信号出力手段、
および該千[9の出力信号と前記第1のゲート手段の出
力信号とから、前記入力信号のパルス幅11期間に含ま
れている雑音を除去づる第2のゲート手段を具備したこ
とを特徴とする雑音除去回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57184633A JPS5974722A (ja) | 1982-10-22 | 1982-10-22 | 雑音除去回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57184633A JPS5974722A (ja) | 1982-10-22 | 1982-10-22 | 雑音除去回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5974722A true JPS5974722A (ja) | 1984-04-27 |
Family
ID=16156641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57184633A Pending JPS5974722A (ja) | 1982-10-22 | 1982-10-22 | 雑音除去回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5974722A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0542569A (ja) * | 1991-08-12 | 1993-02-23 | Japan Steel Works Ltd:The | ダイヤモンド被覆スクリユーの被覆方法及びダイヤモンド被覆スクリユー並びにダイヤモンド被覆装置 |
JP2007027885A (ja) * | 2005-07-12 | 2007-02-01 | Yoshikawa Rf System Kk | スイッチ動作検出回路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5010128B1 (ja) * | 1970-11-27 | 1975-04-18 |
-
1982
- 1982-10-22 JP JP57184633A patent/JPS5974722A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5010128B1 (ja) * | 1970-11-27 | 1975-04-18 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0542569A (ja) * | 1991-08-12 | 1993-02-23 | Japan Steel Works Ltd:The | ダイヤモンド被覆スクリユーの被覆方法及びダイヤモンド被覆スクリユー並びにダイヤモンド被覆装置 |
JP2007027885A (ja) * | 2005-07-12 | 2007-02-01 | Yoshikawa Rf System Kk | スイッチ動作検出回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5539337A (en) | Clock noise filter for integrated circuits | |
KR950009450A (ko) | 데이타 동기 시스템 및 방법 | |
KR20060054135A (ko) | 리셋 회로 | |
KR870010688A (ko) | 잡음펄스 억제회로 | |
EP0871290A2 (en) | Circuit to suppress glitches | |
JPS5974722A (ja) | 雑音除去回路 | |
KR970072663A (ko) | 디지탈 노이즈 필터 | |
KR100353103B1 (ko) | 펄스발생회로 | |
KR900004179A (ko) | 잡음저감회로 | |
JPS63227113A (ja) | 伝播回路 | |
JPS6484916A (en) | Cmos output buffer | |
KR100566297B1 (ko) | 클럭 분주 회로 | |
KR100428591B1 (ko) | 펄스 발생 회로를 갖는 반도체 장치 | |
JPH06132791A (ja) | ノイズ除去回路 | |
KR20000031866A (ko) | 디지털 노이즈 제거회로 | |
KR19980066705A (ko) | 노이즈 차단 기능을 갖는 리셋 회로 | |
JPS6359017A (ja) | パルス発生回路 | |
SU773907A1 (ru) | Частотно-фазовый компаратор | |
SU661750A1 (ru) | Устройство дл подавлени помех | |
JP2864714B2 (ja) | エッジ検出回路 | |
KR930011636A (ko) | 수직동기 기간중의 노이즈제거를 위한 게이트신호 발생회로 | |
JPS55147821A (en) | Digital filter | |
KR970004320A (ko) | 해저드 펄스 제거회로 | |
KR920013927A (ko) | 주파수/디지탈 데이타 변환회로 | |
JPH04354475A (ja) | 同期信号発生回路 |