KR920013927A - 주파수/디지탈 데이타 변환회로 - Google Patents
주파수/디지탈 데이타 변환회로 Download PDFInfo
- Publication number
- KR920013927A KR920013927A KR1019900019773A KR900019773A KR920013927A KR 920013927 A KR920013927 A KR 920013927A KR 1019900019773 A KR1019900019773 A KR 1019900019773A KR 900019773 A KR900019773 A KR 900019773A KR 920013927 A KR920013927 A KR 920013927A
- Authority
- KR
- South Korea
- Prior art keywords
- unit
- digital data
- data conversion
- clock signal
- signal generator
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명 주파수/디지탈 데이타 변환회로의 블럭도, 제2도는 본 발명의 상세회로도, 제3도는 본 발명의 동작설명을 위한 파형도.
Claims (1)
- 주파수 데이타를 하이브리드회로(11)및 필터부(12)와 증폭부(13)를 순차적으로 통한 후 비교부(14)에 입력하고, 상기 비교부(14)의 출력을 클러어 및 입력으로 하는 디-플립플롭(F1-F3)의 출력(Q2, Q3),(Q1, Q3),(Q1,)이 낸드게이트(NAND1-NAND3)를 통해 제어신호(A,B,C)로 출력하는 제어신호 발생부(15)와, 상기 제어신호(A)(B)를 카운터(C1-C4)의 클리어 및 인에이블시켜 한 주기씩 카운트하며, 그 값을 분주비로 하는 카운터부(16)와, 상기 제어신호(C)를 클럭신호로 입력받아 상기 카운터부(16)의 출력을 입력으로 하는 버퍼부(17)와, 상기 버퍼부(17)의 분주비를 디지탈 데이타로 변환시켜 출력하도록 하는 데이타 변환 제어부(18)및 버스 트랜스시버부(19)와, 상기 제어신호 발생부(15)및 상기 카운터부(16)에 클럭신호를 공급하는 클럭신호 발생부(20)를 포함하여 구성됨을 특징으로 하는 주파수/디지탈 데이타 변환회로.※ 참고사항 : 최초출원 내용에 의하여 공개F하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900019773A KR920013927A (ko) | 1990-12-03 | 1990-12-03 | 주파수/디지탈 데이타 변환회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900019773A KR920013927A (ko) | 1990-12-03 | 1990-12-03 | 주파수/디지탈 데이타 변환회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR920013927A true KR920013927A (ko) | 1992-07-30 |
Family
ID=67537629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900019773A KR920013927A (ko) | 1990-12-03 | 1990-12-03 | 주파수/디지탈 데이타 변환회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920013927A (ko) |
-
1990
- 1990-12-03 KR KR1019900019773A patent/KR920013927A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950009450A (ko) | 데이타 동기 시스템 및 방법 | |
| KR910002119A (ko) | 신호발생기 | |
| KR870010688A (ko) | 잡음펄스 억제회로 | |
| KR940006348A (ko) | D/a 변환장치 및 a/d 변환장치 | |
| KR960025082A (ko) | 데이타 전송장치 | |
| KR920013927A (ko) | 주파수/디지탈 데이타 변환회로 | |
| SU622070A1 (ru) | Цифровой генератор функций | |
| SU1220115A1 (ru) | Устройство формировани сигналов времени | |
| SU966919A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
| SU900458A1 (ru) | Регистр | |
| JP2545010B2 (ja) | ゲ―ト装置 | |
| KR0186058B1 (ko) | 동기식 클럭 발생회로 | |
| SU1153326A1 (ru) | Устройство дл умножени | |
| KR940003188A (ko) | 동기식 카운터회로 | |
| SU661836A1 (ru) | Устройство цикловой синхронизации | |
| SU1394416A1 (ru) | Формирователь импульсов | |
| SU575767A1 (ru) | Формирователь импульсов | |
| KR970049379A (ko) | 16비트 병렬 디스크램블러의 16비트 병렬 디스크램블링 데이타 생성회로 | |
| KR900002383B1 (ko) | 시분할 다중화 방식에서의 타임슬롯 지정장치 | |
| SU633152A1 (ru) | Синхронизирующее устройство | |
| JPS56126343A (en) | Stuff synchronizing system of multiple converter | |
| KR900004144A (ko) | 시그날링데이타, 음성데이타 및 사용자데이타의 통합회로 | |
| KR920005643A (ko) | 정지화상 전화기의 동기 발생 회로 | |
| KR980006918A (ko) | 50% 듀티 사이클 데이타 발생기(50% Duty Cycle Data Generator) | |
| KR960006272A (ko) | 주/종속 플립-플롭 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |