JPS5972167A - ラテラルｐｎｐトランジスタ - Google Patents
ラテラルｐｎｐトランジスタInfo
- Publication number
- JPS5972167A JPS5972167A JP18178882A JP18178882A JPS5972167A JP S5972167 A JPS5972167 A JP S5972167A JP 18178882 A JP18178882 A JP 18178882A JP 18178882 A JP18178882 A JP 18178882A JP S5972167 A JPS5972167 A JP S5972167A
- Authority
- JP
- Japan
- Prior art keywords
- region
- transistor
- emitter
- collector
- lateral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract 2
- 230000003321 amplification Effects 0.000 abstract description 13
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 13
- 238000000034 method Methods 0.000 abstract description 4
- 238000002513 implantation Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229920005669 high impact polystyrene Polymers 0.000 description 1
- 239000004797 high-impact polystyrene Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はラテラルＰＮＰ）ランジスタに関し、殊に低電
源電圧で用いる高い電流増幅率を有するラテラルＰＮＰ
トランジスタに係る。
源電圧で用いる高い電流増幅率を有するラテラルＰＮＰ
トランジスタに係る。
従来のラテラルＰＮＰ）ランジスタの電流増幅率ｂＦＫ
は５〜２０である。従って、高い電流増幅率を得ようと
する場合はＮＰＮ ）ランジスタの組み合せによるダー
リントン回路を形成することによって等測的なＰＩＰ）
ランジスタを得て高い電流増幅率を達成している。しか
し、斯る方法による場合は、単位面積当りの半導体基板
利用率が低下し好ましくない。
は５〜２０である。従って、高い電流増幅率を得ようと
する場合はＮＰＮ ）ランジスタの組み合せによるダー
リントン回路を形成することによって等測的なＰＩＰ）
ランジスタを得て高い電流増幅率を達成している。しか
し、斯る方法による場合は、単位面積当りの半導体基板
利用率が低下し好ましくない。
本発明の主な目的は高い電流増幅率を有するラテラルＰ
ＮＰ ）ランジスタを提供するにある。
ＮＰ ）ランジスタを提供するにある。
他の目的はダーリントン回路とすることなく電流増幅率
を高めることにより、単位面積当りの半導体利用率を向
上させることにある。
を高めることにより、単位面積当りの半導体利用率を向
上させることにある。
また他の目的は６ボルト以下の低電圧電源に好適なラテ
ラルＰＮＰ）ランジスタを提供するにある。
ラルＰＮＰ）ランジスタを提供するにある。
以下に本発明の２チラルＰＮＰ ）ランジスタに就いて
第１図及び第２図に基づき説明する。
第１図及び第２図に基づき説明する。
第１図は本発明のラテラルＰＮＰ）ランジスタの酸化膜
を除去して拡散領域が半導体基体表面から露呈した表面
図である。第２図は＠１図のラテラルＰＮＰ）ランジス
タのＸＹ軸方向に切断し矢印方向から見た断面図である
。尚、第１図とＰｌ’ｉ；２図の同一部分には同一符号
が付与されている。
を除去して拡散領域が半導体基体表面から露呈した表面
図である。第２図は＠１図のラテラルＰＮＰ）ランジス
タのＸＹ軸方向に切断し矢印方向から見た断面図である
。尚、第１図とＰｌ’ｉ；２図の同一部分には同一符号
が付与されている。
＠１図はラテラルＰＮＰ）ランジスタの表面図である。
２はＨ導電型エピタキシャル層であって、ラテラルＰＮ
Ｐ）ランジスタのペース領域である。
Ｐ）ランジスタのペース領域である。
点で示した領域４はコレクタ領域であり、′５はエミッ
タ領域である。斜線で示した領域６はベース領域である
。また、点線で示した領域７はベース電極、８はコレク
タ電極、９はエミッタ′Ｆｉｉ極形成部である。
タ領域である。斜線で示した領域６はベース領域である
。また、点線で示した領域７はベース電極、８はコレク
タ電極、９はエミッタ′Ｆｉｉ極形成部である。
次に第２図の断面図に基づき製造工程に従って酸１明す
る。
る。
１はＰ導電型半導体基板である。このＰ導電型半導体基
板１ＫＮ＋導電型の埋込層１１を拡散した後、Ｎ導電型
のエピタキシャル層を気相成長させる。次に、Ｐ十導電
型拡散によって、ラテラルＰＮＰ）ランジスタを形成す
るＰ十導１！型拡散３によって島状領域２を形成する。
板１ＫＮ＋導電型の埋込層１１を拡散した後、Ｎ導電型
のエピタキシャル層を気相成長させる。次に、Ｐ十導電
型拡散によって、ラテラルＰＮＰ）ランジスタを形成す
るＰ十導１！型拡散３によって島状領域２を形成する。
このとき、同一半導体基板上にＮＰＮ ）ランジスタ等
を形成する島状領域も同時に形成される。Ｐ千尋ＩＩ型
拡散層３はアイソレーション領域である。そして、ラテ
ラルＰＮＰ）ランジスタのコレクタ領域４とエミッタ領
域５を同時にＰ十導電型拡散によって形成する。更に、
ラテラルＰＮＰ）ランジスタのベース後、二酸化シリコ
ン膜１ｏに所要の開口部を形成してアルミニウムを蒸着
しベース電極７、コレクタ電極８、エミッタ電極９を形
成する。
を形成する島状領域も同時に形成される。Ｐ千尋ＩＩ型
拡散層３はアイソレーション領域である。そして、ラテ
ラルＰＮＰ）ランジスタのコレクタ領域４とエミッタ領
域５を同時にＰ十導電型拡散によって形成する。更に、
ラテラルＰＮＰ）ランジスタのベース後、二酸化シリコ
ン膜１ｏに所要の開口部を形成してアルミニウムを蒸着
しベース電極７、コレクタ電極８、エミッタ電極９を形
成する。
本発明のラテラルＰＮＰ）ランジスタはベース電極７の
下部にＮ十導電型拡散層６が形成されており、その一部
がＰ十導電型拡散領域４，５まで延在し、その先端がコ
レクタ・エミッタ間ｄを蔽い、且つエミッタとコレクタ
の拡散領域４．５と僅かに接触して拡散形成されている
。また、コレクタ・エミッタ間隔ｄは約１５ミフロンテ
よく、他は従来の寸法と略等しい。尚、従来のコレクタ
・エミッタ間隔ｄは約１０ミクロンに設定されている。
下部にＮ十導電型拡散層６が形成されており、その一部
がＰ十導電型拡散領域４，５まで延在し、その先端がコ
レクタ・エミッタ間ｄを蔽い、且つエミッタとコレクタ
の拡散領域４．５と僅かに接触して拡散形成されている
。また、コレクタ・エミッタ間隔ｄは約１５ミフロンテ
よく、他は従来の寸法と略等しい。尚、従来のコレクタ
・エミッタ間隔ｄは約１０ミクロンに設定されている。
更にまた、本発明のラテラルＰＮＰ）ランジスタは、Ｎ
ＰＮ）う／ジスタとＩＩ′ｉＪ一工程によって製造が可
能であり、Ｐ十導電型拡散層４．５はＮＰＮトランジス
タのベース拡散と同時に形成し Ｎ＋導電型拡散層６は
ＮＰＮ）ランジスタのエミッタ拡散と同時に形成できる
。
ＰＮ）う／ジスタとＩＩ′ｉＪ一工程によって製造が可
能であり、Ｐ十導電型拡散層４．５はＮＰＮトランジス
タのベース拡散と同時に形成し Ｎ＋導電型拡散層６は
ＮＰＮ）ランジスタのエミッタ拡散と同時に形成できる
。
次に従来のラテラルＰＮＰ）ジンジスタと本発明との特
性比較を下記の表に示す。
性比較を下記の表に示す。
上記の表から明らかなように、本発明のラテラルＰＮＰ
）ランジスタのＢＶｃｐ：ｏは従来の特性よりも劣化す
るが、低電圧電源（６ボルト以下）で使用する場合は問
題とならない。また、ＢｖＥＪＯは従来２０〜４０ｖに
対して本発明は６，５〜Ｚ５ＶとなるがＮＰＭ）ランジ
スタと同等の特性であし問題とならない。本発明のラテ
ラルＰＮＰ）ランジスタの顕名な特性は電流増幅率が８
０〜１５０と上昇することである。このように電流増幅
率が略ＮＰＮ）ランジスタと同等まで向上できる為に、
従来のようにダーリントン接続にして電流増幅率を高め
る必要がなくなり、本発明のラテラルＰＮＰトランジス
タは単位面積当りの半導体基板利用板利用効率を高める
点で有利である。
）ランジスタのＢＶｃｐ：ｏは従来の特性よりも劣化す
るが、低電圧電源（６ボルト以下）で使用する場合は問
題とならない。また、ＢｖＥＪＯは従来２０〜４０ｖに
対して本発明は６，５〜Ｚ５ＶとなるがＮＰＭ）ランジ
スタと同等の特性であし問題とならない。本発明のラテ
ラルＰＮＰ）ランジスタの顕名な特性は電流増幅率が８
０〜１５０と上昇することである。このように電流増幅
率が略ＮＰＮ）ランジスタと同等まで向上できる為に、
従来のようにダーリントン接続にして電流増幅率を高め
る必要がなくなり、本発明のラテラルＰＮＰトランジス
タは単位面積当りの半導体基板利用板利用効率を高める
点で有利である。
本発明のラテラルＰＮＰ ）ランジスタの構造上の顕著
な特徴はペース電極７下部に形成されたＮ＋導電型拡散
層６がＰ十導電型拡散層で形成されたエミッタ・コレク
タ領域に僅かに接触しエミッタ・コレクタ間を蔽ってい
る点にある。これによって、エミッタ・ペース間の少数
キャリア注入効率が増大して電流増幅率ｈｉｐｓは向上
する。
な特徴はペース電極７下部に形成されたＮ＋導電型拡散
層６がＰ十導電型拡散層で形成されたエミッタ・コレク
タ領域に僅かに接触しエミッタ・コレクタ間を蔽ってい
る点にある。これによって、エミッタ・ペース間の少数
キャリア注入効率が増大して電流増幅率ｈｉｐｓは向上
する。
上述のように、本発明のラテラルＰＮＰ）ランジスタは
低電源電圧で使用する極めて実用性の高い効果的な半導
体装置を提供できる。そして、ＮＰＮ）ランジスタと同
一工程によって、高い電流増幅率を有するラテラルＰＮ
Ｐ ）ランジスタを形成できる優れた特徴を有する。
低電源電圧で使用する極めて実用性の高い効果的な半導
体装置を提供できる。そして、ＮＰＮ）ランジスタと同
一工程によって、高い電流増幅率を有するラテラルＰＮ
Ｐ ）ランジスタを形成できる優れた特徴を有する。
第１図は本発明のラテラルＰＮＰ）ランジスタであり、
酸化膜は除去され拡散領域が露呈した表面図である。 第２図は第１図のＸＹＩＩ！ｌｌ′から切断して矢印方
向から見た断面図である。 １：半導体基板、 ２：エピタキシャル層。 ３＝アイソレーシヨン領域。 ４．５！Ｐ＋導電型拡散層。 ６；ベース領域のＮ千尋電型拡散層。 ７：ベース電極、 ８：コレクタ電極。 ９：エミツタ電極、 １０：酸化膜。 １１：埋込層 特許出願人 東光株式会社
酸化膜は除去され拡散領域が露呈した表面図である。 第２図は第１図のＸＹＩＩ！ｌｌ′から切断して矢印方
向から見た断面図である。 １：半導体基板、 ２：エピタキシャル層。 ３＝アイソレーシヨン領域。 ４．５！Ｐ＋導電型拡散層。 ６；ベース領域のＮ千尋電型拡散層。 ７：ベース電極、 ８：コレクタ電極。 ９：エミツタ電極、 １０：酸化膜。 １１：埋込層 特許出願人 東光株式会社
Claims (1)
- ラテラルＰＮＰ）ランジスタに於て、該ＰＩＰトランジ
スタのベース電極下部の半導体基板に形成された高不純
物濃度を有する一導電型の拡散層の一部を、ラテラルＰ
Ｎ Ｐ ）ランジスタのエミッタ領域とコレクタ領域
間にまで延在させたことを特徴とするラテラルＰＮＰ）
ランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18178882A JPS5972167A (ja) | 1982-10-16 | 1982-10-16 | ラテラルｐｎｐトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18178882A JPS5972167A (ja) | 1982-10-16 | 1982-10-16 | ラテラルｐｎｐトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5972167A true JPS5972167A (ja) | 1984-04-24 |
Family
ID=16106879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18178882A Pending JPS5972167A (ja) | 1982-10-16 | 1982-10-16 | ラテラルｐｎｐトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5972167A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5368174A (en) * | 1976-11-30 | 1978-06-17 | Nippon Telegr & Teleph Corp <Ntt> | Lateral transistor |
| JPS5530883A (en) * | 1978-08-28 | 1980-03-04 | Mitsubishi Electric Corp | Latral directioned transistor |
-
1982
- 1982-10-16 JP JP18178882A patent/JPS5972167A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5368174A (en) * | 1976-11-30 | 1978-06-17 | Nippon Telegr & Teleph Corp <Ntt> | Lateral transistor |
| JPS5530883A (en) * | 1978-08-28 | 1980-03-04 | Mitsubishi Electric Corp | Latral directioned transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4901131A (en) | Conductivity modulated metal oxide semiconductor field effect transistor | |
| US4390890A (en) | Saturation-limited bipolar transistor device | |
| US4446611A (en) | Method of making a saturation-limited bipolar transistor device | |
| JPS5972167A (ja) | ラテラルｐｎｐトランジスタ | |
| CA1097408A (en) | Inverter in an integrated injection logic structure | |
| JPH0499328A (ja) | バイポーラトランジスタ | |
| JPH0416443Y2 (ja) | ||
| JPS58212171A (ja) | 半導体装置 | |
| JP3311037B2 (ja) | 半導体装置 | |
| JP2604793B2 (ja) | 半導体装置 | |
| JP2634932B2 (ja) | 半導体装置 | |
| JP2845469B2 (ja) | 半導体装置 | |
| JPH0222545B2 (ja) | ||
| JPS58210659A (ja) | 半導体装置およびその製造方法 | |
| JPS634715B2 (ja) | ||
| JPS5575256A (en) | Semiconductor device | |
| JPS60245248A (ja) | 半導体集積回路 | |
| JPS6393154A (ja) | 半導体装置 | |
| JPS62130554A (ja) | 半導体装置 | |
| JPS58210672A (ja) | 半導体装置 | |
| JPS6148963A (ja) | Ｉｉｌ半導体装置 | |
| JPH0138378B2 (ja) | ||
| JPS63128742A (ja) | 半導体注入集積論理回路装置 | |
| JPH0448623U (ja) | ||
| JPS61242061A (ja) | 半導体装置 |