JPS5970339U - 解析用パツドを有する集積回路装置 - Google Patents

解析用パツドを有する集積回路装置

Info

Publication number
JPS5970339U
JPS5970339U JP1982167118U JP16711882U JPS5970339U JP S5970339 U JPS5970339 U JP S5970339U JP 1982167118 U JP1982167118 U JP 1982167118U JP 16711882 U JP16711882 U JP 16711882U JP S5970339 U JPS5970339 U JP S5970339U
Authority
JP
Japan
Prior art keywords
integrated circuit
pad
circuit device
analysis pad
analysis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1982167118U
Other languages
English (en)
Inventor
池邊　正純
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP1982167118U priority Critical patent/JPS5970339U/ja
Publication of JPS5970339U publication Critical patent/JPS5970339U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
゛　　　第１図および、第２図はそれぞれ従来の解析用
パッドの平面図および断面図であり、第３図および、第
４図はそれぞれ本考案の一実施例の平面図および断面図
である。 尚、図において、１・・・・・・信号配線、２．　３．
　６・・・・・・解析用パッドＡ１．４，１２・・・・
・・絶縁層、５゜１３・・・・・・サブストレート、７
・・・・・・ポリシリコン、１０・・・・・・パッドＡ
１の段差部、１１・・・・・・探針である。

Claims (1)

    【実用新案登録請求の範囲】
  1. 半導体集積回路の解析用パッドにおいて、該パッドとな
    る導電層の下に該パッドを縁どる様に段部を設け、これ
    により該パッドの縁に段をつけた事を特徴とする集積回
    路装置。
JP1982167118U 1982-11-04 1982-11-04 解析用パツドを有する集積回路装置 Pending JPS5970339U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1982167118U JPS5970339U (ja) 1982-11-04 1982-11-04 解析用パツドを有する集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1982167118U JPS5970339U (ja) 1982-11-04 1982-11-04 解析用パツドを有する集積回路装置

Publications (1)

Publication Number Publication Date
JPS5970339U true JPS5970339U (ja) 1984-05-12

Family

ID=30365700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1982167118U Pending JPS5970339U (ja) 1982-11-04 1982-11-04 解析用パツドを有する集積回路装置

Country Status (1)

Country Link
JP (1) JPS5970339U (ja)

Similar Documents

Publication Publication Date Title
JPS5970339U (ja) 解析用パツドを有する集積回路装置
JPS5858342U (ja) 混成集積回路
JPS6052656U (ja) 回路基板
JPS60942U (ja) 半導体装置
JPS5997469U (ja) 半導体チツプ測定用探針
JPS58147278U (ja) 混成集積回路装置
JPS5954961U (ja) 半導体装置
JPS5933254U (ja) 半導体装置
JPS5853160U (ja) 非晶質半導体装置
JPS59131158U (ja) チツプキヤリヤ−
JPS602828U (ja) 半導体集積回路装置
JPS5842939U (ja) 混成集積回路装置
JPS60174253U (ja) 混成集積回路装置
JPS60136155U (ja) 半導体装置
JPS6127255U (ja) ボンデイングパツドに表示を付けた半導体素子
JPS5846460U (ja) 混成集積回路装置
JPS6094836U (ja) 半導体装置
JPS58120649U (ja) 半導体装置
JPS60169860U (ja) 混成集積回路
JPS5896276U (ja) 集積回路用測定治具
JPS60144272U (ja) 混成集積回路装置
JPS5996851U (ja) 半導体装置
JPH01104029U (ja)
JPS6117737U (ja) 半導体装置
JPS5978637U (ja) 混成集積回路装置