JPS5968898A - Tlbにおける保護キ−のチエツク方式 - Google Patents

Tlbにおける保護キ−のチエツク方式

Info

Publication number
JPS5968898A
JPS5968898A JP57160122A JP16012282A JPS5968898A JP S5968898 A JPS5968898 A JP S5968898A JP 57160122 A JP57160122 A JP 57160122A JP 16012282 A JP16012282 A JP 16012282A JP S5968898 A JPS5968898 A JP S5968898A
Authority
JP
Japan
Prior art keywords
tlb
error
circuit
parity
parity check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57160122A
Other languages
English (en)
Other versions
JPS6238744B2 (ja
Inventor
Tsutomu Tanaka
勉 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57160122A priority Critical patent/JPS5968898A/ja
Publication of JPS5968898A publication Critical patent/JPS5968898A/ja
Publication of JPS6238744B2 publication Critical patent/JPS6238744B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は1青報処理システムにおけるTLIB(テーブ
ル・ルックアサイド・バッファ)中に、王妃1意の保護
を行なうだめの保護キーを登録して1更用する場合の、
該保護キーのパリティチェックに関する。
〔発明の従来技術〕
保獲キーは、1’ L B K登録しても使用されない
(又は部用しない)場合があるため、従来よりパリディ
チェックはTLBに登録する前には行われず、TLBか
ら読出したときに行なっている。
そのため、主記憶(MS)から送られて米たときにエラ
ーがあったのか、TLBに登録した後でエラーが発生し
たのかを区別することができない。
しかし、主記憶から送られて来た時のエラーは、MSキ
ーエラーとして、筐たTLB内でのエラーはTLBエラ
ーとして別々の処理をしなくてはいけない。
〔発明の目的〕
本発明はチェックのだめの時間遅れを伴なわず、かつM
SエラーとTLBエラーとを区別することを目的とする
〔発明の実施例〕
図は本発明の一実施例回路ブロック図であり、lはキ一
部用のMS続出しレジスタ 1/はキ一部に対するパリ
ティ部用のMSM出しレジスタ、2はレジスタl、1′
の内容全体に対するパリティを発生する回路、3.3’
、4はTLBへの書込みしジスタ、5はTLB、6.6
”、’7 はTLB続出しレジスタ、8はレジスタ6.
6′に対するパリティチーツク回路、9はレジスタ6.
6′及dグの全体に対するパリティチェック回路、10
は否定回路、11はAND1gl路である。
パリティチェック回路8でエラーが検出されただけでは
、そのエラーがTLBへの書込みの前に生じたか、後に
生じたかは判らない。そのときもしも、パリティチェッ
ク回#59でエラーが検出されなければ、前記エラーは
TLBへの曹込み前にMSでエラーを生じていたものと
見做される。またパリティチェック回路9でもエラーが
送出されれば、前記エラーはTLB登録後に生じたもの
と見做される。
〔発明の効果」 本発明によれば、TLBd出し時に2柚のチェックをす
ることにより、MSエラーとTLBエラーの区別が0T
能となシ、適切なエラー処理を行なうことがciT u
@となる。
【図面の簡単な説明】
図は本発明の一来施例回路ブロック図であり、2はパリ
ティ発生回路、8,9はパリティチェツー゛−1−,i

Claims (1)

    【特許請求の範囲】
  1. 主6己憶にある保−キーをTLBVC,M録して1更用
    する方式においてTLBに保護キーを登録するときに、
    保護キーとそのパリティを含んだ全ビットに対してパリ
    ティジェネV−トした耕しいパリテる沫−キーのチェッ
    ク方式。
JP57160122A 1982-09-14 1982-09-14 Tlbにおける保護キ−のチエツク方式 Granted JPS5968898A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57160122A JPS5968898A (ja) 1982-09-14 1982-09-14 Tlbにおける保護キ−のチエツク方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57160122A JPS5968898A (ja) 1982-09-14 1982-09-14 Tlbにおける保護キ−のチエツク方式

Publications (2)

Publication Number Publication Date
JPS5968898A true JPS5968898A (ja) 1984-04-18
JPS6238744B2 JPS6238744B2 (ja) 1987-08-19

Family

ID=15708338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57160122A Granted JPS5968898A (ja) 1982-09-14 1982-09-14 Tlbにおける保護キ−のチエツク方式

Country Status (1)

Country Link
JP (1) JPS5968898A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228352A (ja) * 1987-03-18 1988-09-22 Hitachi Ltd 仮想計算機システム
JPH04184649A (ja) * 1990-11-20 1992-07-01 Fujitsu Ltd 情報処理装置
JP2007032811A (ja) * 2005-07-29 2007-02-08 Fujinon Corp 雲台システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5175355A (ja) * 1974-12-25 1976-06-29 Fujitsu Ltd
JPS55135396A (en) * 1979-04-05 1980-10-22 Mitsubishi Electric Corp Error correction/detection system of memory unit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5175355A (ja) * 1974-12-25 1976-06-29 Fujitsu Ltd
JPS55135396A (en) * 1979-04-05 1980-10-22 Mitsubishi Electric Corp Error correction/detection system of memory unit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228352A (ja) * 1987-03-18 1988-09-22 Hitachi Ltd 仮想計算機システム
JPH04184649A (ja) * 1990-11-20 1992-07-01 Fujitsu Ltd 情報処理装置
JP2007032811A (ja) * 2005-07-29 2007-02-08 Fujinon Corp 雲台システム

Also Published As

Publication number Publication date
JPS6238744B2 (ja) 1987-08-19

Similar Documents

Publication Publication Date Title
KR880000360B1 (ko) 기억보호 검사방법 및 그 수행 시스템
ATE216098T1 (de) Mehrprozessorsystem brücke mit zugriffskontrollierung
KR840007190A (ko) 버퍼기억장치의 단일비트 에러처리 시스템
US20040210737A1 (en) Method for protecting a computer from the manipulation of register contents and a corresponding computer for carrying out this method
JPS5968898A (ja) Tlbにおける保護キ−のチエツク方式
GB1340220A (en) Data storage apparatus
JPS6152758A (ja) メモリのエラ−検出装置
JPS58182761A (ja) デ−タチエツク方式
JPS5737798A (en) Buffer memory device
JPS58134343A (ja) 検査ビツト生成方式
SU600618A1 (ru) Запоминающее устройство с самоконтролем
JPS57208615A (en) Writing controlling system of magnetic disk device
JPS5897200A (ja) 情報処理装置
JPS5624634A (en) Key striking inspection system
JPS6039249A (ja) 演算装置
JPS6054059A (ja) 記憶装置
JPS5617442A (en) Parity error processing system
JPS5683900A (en) Buffer recording device
JPS55146681A (en) Buffer memory correction system
JPS58169253A (ja) 誤り検出方式
JPS60116051A (ja) 記憶装置
JPS63181052A (ja) メモリ書込み保護方式
JPS62221756A (ja) 記憶装置
JPS55117799A (en) Fault processing system
JPH01191245A (ja) メモリ試験方式