JPS5966132A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5966132A JPS5966132A JP17735782A JP17735782A JPS5966132A JP S5966132 A JPS5966132 A JP S5966132A JP 17735782 A JP17735782 A JP 17735782A JP 17735782 A JP17735782 A JP 17735782A JP S5966132 A JPS5966132 A JP S5966132A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- wafer
- bonding material
- electrode
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は、半導体装置の製造方法に係り、特に、ヒート
シンクと接触することとなる半導体素子の裏面電極の電
位を自由に選択することができ、結果として、半導体素
子を動作させるための信号を素子の表面電極、裏面電極
のいずれから１も入力しうろこととなす半導体装置の製
造方法の改良に関する。
シンクと接触することとなる半導体素子の裏面電極の電
位を自由に選択することができ、結果として、半導体素
子を動作させるための信号を素子の表面電極、裏面電極
のいずれから１も入力しうろこととなす半導体装置の製
造方法の改良に関する。
（２） 技術の背景
半導体素子、特に、発光ダイオードや裏面電極を有する
ダイオ−Ｐ等の発熱を防止する目的をもって素子をヒー
トシンクに載置する場合、素子の電極の一つ、すなわち
裏面電極はヒートシンクの一面と直接接触することとな
すことが一般である。
ダイオ−Ｐ等の発熱を防止する目的をもって素子をヒー
トシンクに載置する場合、素子の電極の一つ、すなわち
裏面電極はヒートシンクの一面と直接接触することとな
すことが一般である。
ところが、裏面電極が単に接地端子である場合を除き、
その裏面電極の電位が自由に選択しうろことが望ましい
。信号の入力方式の自由度が大きくなるからである。す
なわち、例えば、発光ダイオード等においては、正′電
極、負電極のいずれをもって動作させることも可能とな
るから〒ある。
その裏面電極の電位が自由に選択しうろことが望ましい
。信号の入力方式の自由度が大きくなるからである。す
なわち、例えば、発光ダイオード等においては、正′電
極、負電極のいずれをもって動作させることも可能とな
るから〒ある。
（３） 従来技術と問題点
従来、ヒートシンクの材料としては、主として熱伝導率
の大きい鉄（Ｆｅ）、銅（Ｏｕ）等の金属材料が使用さ
れていた。しかし、最近では素子の小型化に伴なうヒー
トシンクの微細化への要求に応えるため、上記の金属材
料に代わり、ダイヤモンド等の熱伝導率が大きく、微細
力１工が可能な材料、または、シリコン（Ｓｌ）等の微
細加工が容易な半導体材料が使用されている。
の大きい鉄（Ｆｅ）、銅（Ｏｕ）等の金属材料が使用さ
れていた。しかし、最近では素子の小型化に伴なうヒー
トシンクの微細化への要求に応えるため、上記の金属材
料に代わり、ダイヤモンド等の熱伝導率が大きく、微細
力１工が可能な材料、または、シリコン（Ｓｌ）等の微
細加工が容易な半導体材料が使用されている。
上記せるダイヤモンド、半導体材料等の絶縁物を使用し
てヒートシンクを製造する場合、このヒートシンク上に
載置される素子の接着船、種々な目的のために、ヒート
シンク表面をメータライズすることが一般である。
てヒートシンクを製造する場合、このヒートシンク上に
載置される素子の接着船、種々な目的のために、ヒート
シンク表面をメータライズすることが一般である。
ところが、このメタライズの工程や、更には素子のゼン
デイング工程において、ヒートシンクの側面がメタライ
ズされ、または、ヒートシンクの側面にま↑素子をゼン
デイングするためのボンディング融材が付着するので、
素子の裏面電極の電位をヒートシンクの側面または裏面
の電位と分離することができないという欠点がある。
デイング工程において、ヒートシンクの側面がメタライ
ズされ、または、ヒートシンクの側面にま↑素子をゼン
デイングするためのボンディング融材が付着するので、
素子の裏面電極の電位をヒートシンクの側面または裏面
の電位と分離することができないという欠点がある。
（４）発明の目的
本発明の目的は、この欠点を解消することにあり、ヒー
トシンクの側面が絶縁された状態〒、ヒートシンクに接
触する素子の電極、すなわち、裏面゛Ｉ４Ｉｖｇの電位
を自由に選択することができ、結果として、半導体素子
を動作させるための信号な素子の表面電極、裏面電極の
いずれから↑も入力しうる、半導体装置の製造方法を提
供することにあ ゛る。
トシンクの側面が絶縁された状態〒、ヒートシンクに接
触する素子の電極、すなわち、裏面゛Ｉ４Ｉｖｇの電位
を自由に選択することができ、結果として、半導体素子
を動作させるための信号な素子の表面電極、裏面電極の
いずれから↑も入力しうる、半導体装置の製造方法を提
供することにあ ゛る。
（５）発明の構成
本発明の目的は、高抵抗を有するウェーハの表面に導電
層を形成し、前記導電層の表向の半導体素子の固着領域
に対応する領域に選択的にボンディング融材を被着し、
前記ボンディング融材の被着部な夫々含んで前記ウェー
ハを分割してヒートシンクを形成し、前記ボンディング
融材を介して半導体素子を該ヒートシンク上に固着する
ことにより達成される。
層を形成し、前記導電層の表向の半導体素子の固着領域
に対応する領域に選択的にボンディング融材を被着し、
前記ボンディング融材の被着部な夫々含んで前記ウェー
ハを分割してヒートシンクを形成し、前記ボンディング
融材を介して半導体素子を該ヒートシンク上に固着する
ことにより達成される。
本発明は、ブロック状の材料１はなく、できる限り大き
な形状を有する材料を選択してヒートシンクを製造すれ
ば上記の欠点を解消しうるとの着悲にもとづき、シリコ
ン（Ｓｌ）等の半導体ウェーハを使用し、まず、これを
ウェーハの状ＨＡ−ｖ表面をメタライズし、続いて、ボ
ンディング融材が付着される領域、すなわち、素子が載
置される領域に開口が設けられたマスクを形成し、続い
て、このマスクを使用してマスクの開口領績である半導
体素子載置領域にボンディング融材を付着し、さらに、
この島状にボンディング融材が付着している半導体素子
載置領域を少なくとも１ヶ含むようニウエーハをダイシ
ングして個別化してヒートシンクとし、前記島状のボン
ディング融材を介して素子をヒートシンクに固着したも
のである。
な形状を有する材料を選択してヒートシンクを製造すれ
ば上記の欠点を解消しうるとの着悲にもとづき、シリコ
ン（Ｓｌ）等の半導体ウェーハを使用し、まず、これを
ウェーハの状ＨＡ−ｖ表面をメタライズし、続いて、ボ
ンディング融材が付着される領域、すなわち、素子が載
置される領域に開口が設けられたマスクを形成し、続い
て、このマスクを使用してマスクの開口領績である半導
体素子載置領域にボンディング融材を付着し、さらに、
この島状にボンディング融材が付着している半導体素子
載置領域を少なくとも１ヶ含むようニウエーハをダイシ
ングして個別化してヒートシンクとし、前記島状のボン
ディング融材を介して素子をヒートシンクに固着したも
のである。
シリコン（Ｓｉ）ウェーハをヒートシンクの材料として
使用することは、微細な加工が容易であるため套利であ
る。また、本発明の目的のためには、比較的高抵抗のも
の、およそ比抵抗が１００（Ωα〕以上のものを使用す
ることが望ましい。また、上記のウェーハへのメタライ
ズ工程、ゼンディング融材付着工稗において、ウェーハ
の側面にもメタライズに使用される金属材料が付着する
ことは避は稚いが、これらの側面を含む部分は、続くダ
イシングの工程〒排除さハる部分となるため全く問題は
ない。
使用することは、微細な加工が容易であるため套利であ
る。また、本発明の目的のためには、比較的高抵抗のも
の、およそ比抵抗が１００（Ωα〕以上のものを使用す
ることが望ましい。また、上記のウェーハへのメタライ
ズ工程、ゼンディング融材付着工稗において、ウェーハ
の側面にもメタライズに使用される金属材料が付着する
ことは避は稚いが、これらの側面を含む部分は、続くダ
イシングの工程〒排除さハる部分となるため全く問題は
ない。
さらに、上記の構成において、ウェーハをメタライズす
るための材料としては、半導体ウェーハ、例えば、シリ
コン（Ｓｌ）ウェーハとボンディング融材、例えば、金
・スズ（Ａｕ−８ｎ）合金との双方と接着性の良好なも
のを使用することが望ましく、例えば、チタン／白金／
金（Ｔ ｉ／Ｐ ｔ／Ａｕ ）の三重層等が覗、実的で
ある。
るための材料としては、半導体ウェーハ、例えば、シリ
コン（Ｓｌ）ウェーハとボンディング融材、例えば、金
・スズ（Ａｕ−８ｎ）合金との双方と接着性の良好なも
のを使用することが望ましく、例えば、チタン／白金／
金（Ｔ ｉ／Ｐ ｔ／Ａｕ ）の三重層等が覗、実的で
ある。
上記の構成によれば、側面が絶縁されており、素子の裏
面電極の電位を自由に選択しうるヒートシンクを工程上
の繁雑さを伴なうことなく製造することができ、さらに
、ダイヤモンド等、高価な材料を使用する必要がないた
め経済的にも有利である。
面電極の電位を自由に選択しうるヒートシンクを工程上
の繁雑さを伴なうことなく製造することができ、さらに
、ダイヤモンド等、高価な材料を使用する必要がないた
め経済的にも有利である。
（６）発明の実施例
以下図面を参照しつつ、本発明の一実施例に係る半導体
装置の製造方法について欽明し、本発明の構成と特有の
効果とを明らかにする。
装置の製造方法について欽明し、本発明の構成と特有の
効果とを明らかにする。
−例として、シリコン（ｓｌ）ウェーハを使用した場合
について述べる。
について述べる。
第１図参照
直径が３乃至５ （ｉｎｃｈ） 、厚さが３００ （μ
ｍ）程度で、比抵抗が１ （Ｋｏｃｉ）程度のシリコン
（Ｓｌ）ウェー・・ｌの両面に導電層２，２′をメタラ
イズして形成する。この工程は、まず、チタン（Ｔ１）
及び白金（ｐｔ）よりなる層を真空蒸着法を使用して夫
々６００〔ス〕、１．ｏｏｏ （ス〕程度に形成し７、
続いて電気メツキ法を用いて金（Ａｕ）メッキ層を２〔
μｍ〕稈度の仰さに形成することにより実行できる。こ
の工程において、ウェーノ・の側面も同時にメタライズ
さ第１るが、最終的にヒートシンクに個別化される際に
、このメタライズされた側面を含むものは排除されるの
で問題はない。
ｍ）程度で、比抵抗が１ （Ｋｏｃｉ）程度のシリコン
（Ｓｌ）ウェー・・ｌの両面に導電層２，２′をメタラ
イズして形成する。この工程は、まず、チタン（Ｔ１）
及び白金（ｐｔ）よりなる層を真空蒸着法を使用して夫
々６００〔ス〕、１．ｏｏｏ （ス〕程度に形成し７、
続いて電気メツキ法を用いて金（Ａｕ）メッキ層を２〔
μｍ〕稈度の仰さに形成することにより実行できる。こ
の工程において、ウェーノ・の側面も同時にメタライズ
さ第１るが、最終的にヒートシンクに個別化される際に
、このメタライズされた側面を含むものは排除されるの
で問題はない。
第２図参服
ウェー・・ｌ上の半導体素子形成予定領域３に、図に斜
線をもって示す如く島状にボンディング融材を付着させ
る０この工程は、フォトリソグラフィー法を使用して導
電層２上に形成したレジストに１〔μｍ〕角の開口を形
成し、このレジストパターンをマスクとして、真空蒸着
法を使用することにより開口に金・スズ（Ａｕ−ａｎ
）合金等よりなるＩンデイング融材を付着し、該レジス
トを除去することによりボンディング融材からなる島状
領域３を形成できる。このとき、ボンディング融材の厚
さは２〔μｍ〕程度が適肖である０ 第３図参照 ウェーハ１をライン４に沿って夫々のヒートシンクに個
別化するためのダイシングを行ない、第４図にその斜視
図をもって示す如く、夫々のヒートシンクに分割する。
線をもって示す如く島状にボンディング融材を付着させ
る０この工程は、フォトリソグラフィー法を使用して導
電層２上に形成したレジストに１〔μｍ〕角の開口を形
成し、このレジストパターンをマスクとして、真空蒸着
法を使用することにより開口に金・スズ（Ａｕ−ａｎ
）合金等よりなるＩンデイング融材を付着し、該レジス
トを除去することによりボンディング融材からなる島状
領域３を形成できる。このとき、ボンディング融材の厚
さは２〔μｍ〕程度が適肖である０ 第３図参照 ウェーハ１をライン４に沿って夫々のヒートシンクに個
別化するためのダイシングを行ない、第４図にその斜視
図をもって示す如く、夫々のヒートシンクに分割する。
このときボンディング融材からなる島状領域３は夫々の
ヒートシンクに形成されている。
ヒートシンクに形成されている。
第５図参照
ボンディング融材からなる島状領域３が形成されたヒー
トシンク１に島状領域３を介して裏面電極５′と表面電
極５″を有する素子５を固着する。この移、素子５が固
着されたヒートシンクを支持部材６上に取り付ける０尚
、この例においては、裏面電極５′は正電極であり、表
面電極５′は負電極１ある。図より明らかなように、こ
のブロック状のヒートシンクはその側面１′がメタライ
ズされていないので、上下の導電層２，２′は互いに絶
縁された状態となり、ヒートシンクに対接する電極５′
の電位を自由に選択でき、この電極に信号を入力するこ
とができる。なお、シリコン（Ｓｉ）ウェーノーは入手
しやすいため、経済的観点からも非常に有利である。尚
、導゛電層２′は支持部材６に固着する時のボンディン
グ融材となる。
トシンク１に島状領域３を介して裏面電極５′と表面電
極５″を有する素子５を固着する。この移、素子５が固
着されたヒートシンクを支持部材６上に取り付ける０尚
、この例においては、裏面電極５′は正電極であり、表
面電極５′は負電極１ある。図より明らかなように、こ
のブロック状のヒートシンクはその側面１′がメタライ
ズされていないので、上下の導電層２，２′は互いに絶
縁された状態となり、ヒートシンクに対接する電極５′
の電位を自由に選択でき、この電極に信号を入力するこ
とができる。なお、シリコン（Ｓｉ）ウェーノーは入手
しやすいため、経済的観点からも非常に有利である。尚
、導゛電層２′は支持部材６に固着する時のボンディン
グ融材となる。
（７）発明の効果
以上詩明せるとおり、本発明によれば、ヒートシンクの
側面が絶縁された状態にあり、ヒートシンクに接触する
素子の電極、すなわち、裏面電極の電位を自由に選択す
ることが可能であり、結果として、半導体素子を動作さ
せるための信号を素子の表面電極、裏面電極のいずれか
らでも入力しうる、半導体装置の製造方法を提供するこ
とが１きる。
側面が絶縁された状態にあり、ヒートシンクに接触する
素子の電極、すなわち、裏面電極の電位を自由に選択す
ることが可能であり、結果として、半導体素子を動作さ
せるための信号を素子の表面電極、裏面電極のいずれか
らでも入力しうる、半導体装置の製造方法を提供するこ
とが１きる。
第１図は、本発明の一実施例（ト係る半導体装置の製造
方法において、メタライズされた状態にあるウェーハの
断面の斜視図であり、第２図及び第３図は、本発明の主
要工程完了後のウェーハの平面図１あり、第４図は完成
されたヒートシンクの斜視図であり、第５図は、本発明
の一実施例に係るＭＬ”遣方法を使用して製造されたヒ
ートシンクに半導体素子が固着され、さらに、このヒー
トシンクが支持部材に取り付けられた状態の側面図であ
る。 １・・・シリコン（Ｂｉ、）ウェーハ、２・２′・・・
導電層、３・・ゼンデイング融材付着幀域、４・・・ダ
イシング用ライン、５・・・半導体素子、５・５・・・
半導体素子の裏面及び表面電極、６・・・支持部材。 第３０ 第４０
方法において、メタライズされた状態にあるウェーハの
断面の斜視図であり、第２図及び第３図は、本発明の主
要工程完了後のウェーハの平面図１あり、第４図は完成
されたヒートシンクの斜視図であり、第５図は、本発明
の一実施例に係るＭＬ”遣方法を使用して製造されたヒ
ートシンクに半導体素子が固着され、さらに、このヒー
トシンクが支持部材に取り付けられた状態の側面図であ
る。 １・・・シリコン（Ｂｉ、）ウェーハ、２・２′・・・
導電層、３・・ゼンデイング融材付着幀域、４・・・ダ
イシング用ライン、５・・・半導体素子、５・５・・・
半導体素子の裏面及び表面電極、６・・・支持部材。 第３０ 第４０
Claims (1)
- 高抵抗を有するウエーノ・の表面に導電層を形成し、前
記導電層の表面の半導体素子の固着領域に対応する領域
に選択的にボンディング融材を被着し、前記ボンディン
グ融材の被着部な夫々含んで前Ｈ＋ウェーハを分割して
ヒートシンクを形成し、前記ボンディング融材を介して
半導体素子を該ヒートシンク上に固着することを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57177357A JPH0652743B2 (ja) | 1982-10-08 | 1982-10-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57177357A JPH0652743B2 (ja) | 1982-10-08 | 1982-10-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5966132A true JPS5966132A (ja) | 1984-04-14 |
| JPH0652743B2 JPH0652743B2 (ja) | 1994-07-06 |
Family
ID=16029548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57177357A Expired - Lifetime JPH0652743B2 (ja) | 1982-10-08 | 1982-10-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0652743B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0588406A1 (en) * | 1992-09-07 | 1994-03-23 | Koninklijke Philips Electronics N.V. | Method of manufacturing a block-shaped support body for a semiconductor component |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008034874A (ja) * | 2007-10-09 | 2008-02-14 | Fujifilm Corp | 半導体発光装置およびその製造方法 |
| KR20200070862A (ko) | 2018-12-10 | 2020-06-18 | 삼성전자주식회사 | 광학 소자 어레이, 광학 시스템 및 광학 소자 어레이 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5457957A (en) * | 1977-10-18 | 1979-05-10 | Mitsubishi Electric Corp | Production of semiconductor device |
| JPS5640251A (en) * | 1979-09-11 | 1981-04-16 | Nec Corp | Manufacture of semiconductor device |
| JPS56124248A (en) * | 1981-02-23 | 1981-09-29 | Nec Corp | Semiconductor device |
-
1982
- 1982-10-08 JP JP57177357A patent/JPH0652743B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5457957A (en) * | 1977-10-18 | 1979-05-10 | Mitsubishi Electric Corp | Production of semiconductor device |
| JPS5640251A (en) * | 1979-09-11 | 1981-04-16 | Nec Corp | Manufacture of semiconductor device |
| JPS56124248A (en) * | 1981-02-23 | 1981-09-29 | Nec Corp | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0588406A1 (en) * | 1992-09-07 | 1994-03-23 | Koninklijke Philips Electronics N.V. | Method of manufacturing a block-shaped support body for a semiconductor component |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0652743B2 (ja) | 1994-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3952404A (en) | Beam lead formation method | |
| US4750666A (en) | Method of fabricating gold bumps on IC's and power chips | |
| TW201205759A (en) | Microelectronic elements having metallic pads overlying vias | |
| KR910014996A (ko) | 집적회로 땜납 다이-접착 설계 및 방법 | |
| JPS6473750A (en) | Semiconductor device | |
| JPH07506702A (ja) | 多層メタライゼーションを有する，隆起部のないボンディングプロセス | |
| CN101295692B (zh) | 半导体装置 | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| US3747202A (en) | Method of making beam leads on substrates | |
| US4595603A (en) | Method of making diamond heatsink assemblies | |
| JPS5966132A (ja) | 半導体装置の製造方法 | |
| US8947886B2 (en) | Electronic component | |
| JP3394696B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0714028B2 (ja) | 立体型半導体装置の製造方法 | |
| JPH0541542A (ja) | 半導体デバイス基板の製造方法 | |
| JPH0478175B2 (ja) | ||
| JPH02105449A (ja) | 半導体装置用リードフレーム | |
| US3678346A (en) | Semiconductor device and method of making the same | |
| JP3041994B2 (ja) | 半導体装置の製造方法 | |
| JPH07221102A (ja) | 半導体装置の突起電極構造およびその突起電極形成方法 | |
| JPH02189961A (ja) | 半導体装置 | |
| JPH0198253A (ja) | 立体型半導体装置の製造方法 | |
| JP3107060B2 (ja) | 半導体装置の製造方法 | |
| JPS5965474A (ja) | 集積された検出器アレイと信号処理器 | |
| JPS61272941A (ja) | 半導体基板の結合方法 |