JPS596541A - 微細パタ−ン形成方法 - Google Patents

微細パタ−ン形成方法

Info

Publication number
JPS596541A
JPS596541A JP11521582A JP11521582A JPS596541A JP S596541 A JPS596541 A JP S596541A JP 11521582 A JP11521582 A JP 11521582A JP 11521582 A JP11521582 A JP 11521582A JP S596541 A JPS596541 A JP S596541A
Authority
JP
Japan
Prior art keywords
etched
film
mask
metal
polymer film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11521582A
Other languages
English (en)
Inventor
Shigeyoshi Suzuki
成嘉 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP11521582A priority Critical patent/JPS596541A/ja
Publication of JPS596541A publication Critical patent/JPS596541A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は微細なパターンの製造方法に関するものである
〇 集積回路、バブルメモリ素子などの製造において光学的
リンクラフィまたは電子ビームリソグラフィが主要な手
段として用いられている〇 これらの手段を用いて、微細パターンを形成する際、光
学的リソグラフィに右いては基板からの反射波の影響、
電子ビームリングラフィにおいては基板からの電子の後
方散乱の影替によりレジスト層が厚い場合は、解像度が
低下することが知られている0現像により得られたレジ
ストパターンを精度よ(基板に転写するために、ドライ
エツチングが用いられるが、高解、像変のレジストパタ
ーンを得るために、薄いレジスト層を使用するき、ドラ
イエツチングによりレジストもエツチングされ基板を加
工するための十分な耐性を示さないという不都合さがあ
る0また、段差部においては、この段差を平坦化するた
めに、レジスト層を厚く塗る必要が生じ、かかるレジス
ト層に微細なパターンを形成することは、著しく困難で
あるといえる。
かかる不都合さを解決するために、三層構造がジ藤イ、
エム、モラン(J、?vLMoran)らによって^−
ナル・オブ・バキュームサイエンスアンドテクノロジー
(J、 Vacuum 8cience and Te
chnolo −gy)第16巻第1620ページ(1
979年)ζこ提案されている◎ 三層構造においては、第一層に厚い有機層を塗布したの
ち中間層としてシリコン酸化膜、窒化膜、シリコン膜等
のように酸素ガスを使用するドライエツチングにおいて
蝕刻され難い無機物質材料を形成する。しかる後かかる
中間層の上にレジストをスピン塗布し、電子ビームや光
によりレジストを露光、現像する0得られたレジストパ
ターンをマスクに中間層をドライエツチングし、しかる
後この中間層をマスクに第一層の厚い有機層を酸素カス
ヲ用いた、反応性スパッタエツチング法によりエツチン
グする0この方法により薄い高解像度のレジストパター
ンを厚い有機層のパターンに変換することができる0 しかしながら、このような方法においては中間層を形成
するために蒸着法、スパッタ法あるいはプラズマCVD
法が用いられており、工程が複雑かつ長くなるという欠
点がある0 本発明の目的は上記欠点を解消し、有効なパターン形成
方法を提供することであるO 本発明は被エツチング材上に有機高分子膜を形成し、該
有機高分子膜上に金属アルコキサイドを含有する溶液を
塗布し、加熱することにより金属アルコキサイドの一部
又は全部を金属酸化物とし次いで該金属酸化物膜上−こ
レジスト膜を設ける工程、及びリングラフィ技術を用い
て前記レジスト膜1こ所望のパターンを形成し、該パタ
ーンが形成された前記レジスト膜をマスクとして前記金
属酸化物膜をエツチングした後、エツチングされずに残
った咳金属酸化物膜をマスクとして、前記有機高分子膜
をドライエツチングし、その後エツチングされずに残っ
た前記有機高分子膜をマスクとして前記被エツチング材
をエツチングする工程を有することを特徴とするO まず被エツチング材上に有機高分子膜を形成した後、チ
タン、スズ、アルミニウムなど金属を含むアルコキサイ
ドを、適当な有機溶剤に溶解し、該有機高分子膜の上に
、スピン弛布し、加熱することにより、金属酸化物を生
成せしめ、この金属酸化物を中間層として使用する。
本発明の方法で使用する金属アルコキサイドとしてはチ
タン、スズ、アルミニウム、鉄、ジルコニウム、タンタ
ルなどのアルコキサイドが挙げられる。これらアルコキ
サイドを溶解する溶剤としては、エタノール、イソプロ
パツールなどのアルコール、メチルセロソルブアセテー
ト、エチル七′ロンルブアセテートなどのエステル、ト
ルエン、キシレンなどの芳香族災化水素などが挙げられ
、これらの溶剤の一11類、必要に応じて二種以上の混
合溶剤を適宜選択して用いる〇 上記金属を含むアルコ、キサイドは空気中で100℃以
上の温度で加熱するこをにより、金属酸化物に変化し、
酸素ガスによる反応性スパッタエツチングによるエツチ
ング速度はほとんどゼロとなる〇したがって、数百A程
度の膜で、嬉一層の有機層1〜2Jmをエツチングする
際のマスクに使用することがてきる。一方、加熱により
変化した金属酸化物はCC1a−CFaなどのガスを用
いた反応性スパッタエツチングにより容易にエツチング
されるのて、最上層の薄いレジストをマスクにパターン
を転写することができる。
以下実施例を用いて本発明の詳細な説明する。
実施例1゜ シリコン基板上化ノボラック樹脂(商品名AZ−135
0J)を1μmスピン塗布し、200℃において1時間
加熱した。基板が室温になった後、チタンを含むアルコ
キサイドをエタノールに溶解し上記ノボラック樹脂上ζ
こ0.1μmスピン塗布した後、200℃において1時
間加熱した。
基板が室温化なった稜1重量平均分子量60万の単分散
のポリスチレンをキシレンに溶解し、上記チタン酸化物
の上に0.3μmスピン塗布した。
110℃で30分窒素雰囲気中ヱベークし、た後、電子
線描画装置にて6X10C/ctAの照射量1ζおいて
、電子ビーム露光を行なった。テトラヒドロフランとエ
タノールの4=1混合溶液にて現像を行なったのち、メ
チルエチルケトンとエタノールのl:1混合溶液でリン
スを行なった。しかる後CCムガスにて85secm、
4Pa、200Wの条件ζζて1分間反応性スバツタエ
ッチンクを行なった。
しかる後、0奪ガスにて10101c、4Pa、200
Wの条件にて、10分間反応性スパッタエツチングを行
なった0これにより、ポリスチレンに描画されたサブミ
クロンのパターンが精度よく、1μm厚の前記ノボラッ
ク樹脂に転写された。
なお、チタン酸化物、ポリスチレンのCCl4ガスζこ
よるエッチレートは、それぞれ1714A/s*137
A/−であり、チタン酸化物、前記ノボラック樹脂のO
禽ガス1こよるエッチレートは、それぞ実施例λ シリコン基板上lこ実施例L(!:同じノボラック樹脂
(商品名AZ−1350J)を2μ。スピン欺布し20
0℃に右いて1時間加熱した。基板が室温になっり後、
アルミニウムを含むアルコキサイドを、エタノールに溶
解し、実施例1.と同様に、前記ノボラック樹脂上に0
.1μmスピン塗布し、200℃において1時間加熱し
た。基板が室温化なった後前記ノボラック樹脂を0.4
μmスピン塗布し、80℃1こて30分空気中で加熱し
た後、マスクを通して紫外線露光を行なった。
現偉後、120℃で20分加熱を行なった。得られたパ
ターンをマスクにCC/aC/化て358 CC0%4
 P m、200 Wの条件にて)1分間しかる後に、
0■ガスにて10105c、4Pa1200Wの条件に
て四分間尺応性スパッタエツチングを行なった。このエ
ツチング番こより、最上層のノボラック樹脂のパターン
が精度よく、2μm厚のノボラック樹脂に転写された。
なおアルミニウム酸化物、前記ノボラック樹脂のCCl
 mガスζこよるエッチレートはそれぞれ1071A 
7m、377 A/−であり、アルミニウム酸化物の0
愈ガスによるエッチレートは7A/mであった。
実施例3゜ 実施例λの場合と同様にシリコン基板上にノボラック樹
脂を2μm塗布し、200℃において1時間加熱した。
しかる後スズを含むアルコキサイドを0.1/1mスピ
ン塗布し、2oo℃において1時間加熱した〇 かかる基板1こノボラック樹脂をざらζこ0.4μmス
ピン塗布し、80℃において30分間空気中で加熱した
後、マスクを通して紫外線露光を行なった。
現像度、120℃で20分、加熱を行なった0得られた
パターンをマスターこCC1aガスにて、実施例2、の
場合と同様の条件で2分間しかる後化o1ガスにて1実
施例乙の場合と同様の条件で加分間尺応性スパッタエツ
チングを行なった。このエツチングにより最上層の7ボ
ラツク樹脂のパターンが精度よく、2μm厚の同じノボ
ラック樹脂IC転写された。
なおスズ酸化物のCCl aガスによるエッチレートは
1180A/−であり、o■ガスによるエッチレートは
、8A/−であった。

Claims (1)

    【特許請求の範囲】
  1. 被エツチング材上に有機高分子膜を形成し、該有機高分
    子膜上に金属アルコキサイドを含有する溶液を塗布し、
    加熱することにより金属アルコキサイドの一部又は全部
    を金属酸化物とし、次いで該金属酸化物膜上にレジスト
    膜を設ける工程、及びリングラフィ技術を用いて前記レ
    ジスト膜に所望のパターンを形成し、該パターンが形成
    された前記レジスト膜をマスクとして前記金属酸化物膜
    をエツチングした後、エツチングされずに残った該金属
    酸化物膜をマスクとして、前記有機高分子膜をドライエ
    ツチングし、その後エツチングされずに残った前記有機
    高分子膜をマスクとして前記被エツチング材をエツチン
    グする1賽を有することを特徴とするパターン形成方法
JP11521582A 1982-07-02 1982-07-02 微細パタ−ン形成方法 Pending JPS596541A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11521582A JPS596541A (ja) 1982-07-02 1982-07-02 微細パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11521582A JPS596541A (ja) 1982-07-02 1982-07-02 微細パタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS596541A true JPS596541A (ja) 1984-01-13

Family

ID=14657209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11521582A Pending JPS596541A (ja) 1982-07-02 1982-07-02 微細パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS596541A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60152031A (ja) * 1984-01-20 1985-08-10 Hitachi Ltd エツチング方法
US4874462A (en) * 1987-12-09 1989-10-17 Central Glass Company, Limited Method of forming patterned film on substrate surface by using metal alkoxide sol

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60152031A (ja) * 1984-01-20 1985-08-10 Hitachi Ltd エツチング方法
US4874462A (en) * 1987-12-09 1989-10-17 Central Glass Company, Limited Method of forming patterned film on substrate surface by using metal alkoxide sol

Similar Documents

Publication Publication Date Title
JP2582521B2 (ja) 深−uv、i−線またはe−ビームリソグラフ用の新規シリコン含有ネガレジスト
JPS60124940A (ja) 乾式ポジテイブ・ト−ンの微小パタ−ン形成方法
JPH0523430B2 (ja)
JP5105667B2 (ja) ネガ型レジスト組成物、レジストパターンの形成方法及び半導体装置の製造方法
US4510173A (en) Method for forming flattened film
US20100279228A1 (en) Organo-metallic hybrid materials for micro- and nanofabrication
JPH01118126A (ja) パターン形成方法
US4427713A (en) Planarization technique
US5139922A (en) Method of making resist pattern
JPS596541A (ja) 微細パタ−ン形成方法
JP2901044B2 (ja) 三層レジスト法によるパターン形成方法
US4784936A (en) Process of forming a resist structure on substrate having topographical features using positive photoresist layer and poly(vinyl pyrrolidone) overlayer
JPH03174724A (ja) パターン形成方法
JPS58207041A (ja) 放射線感応性高分子レジスト
JPH0364861B2 (ja)
JPH0542810B2 (ja)
JPS6256947A (ja) 二層構造レジスト用平坦化層組成物
CN111630628B (zh) 半导体制造工艺中用于形成微细硅图案的新型蚀刻方法
JPS59208542A (ja) レジスト材料
JP2001255655A (ja) パタン形成方法および半導体装置の製造方法および感光性組成物
JPS6348330B2 (ja)
JPH0365545B2 (ja)
JPH08328255A (ja) 放射線感応性樹脂組成物およびそれを用いたレジストパターンの形成方法
JPS63254728A (ja) レジストパタ−ンの形成方法
JPS62108244A (ja) 2層用ポジ型感光性組成物及びパタ−ン形成方法