JPS60152031A - エツチング方法 - Google Patents

エツチング方法

Info

Publication number
JPS60152031A
JPS60152031A JP711184A JP711184A JPS60152031A JP S60152031 A JPS60152031 A JP S60152031A JP 711184 A JP711184 A JP 711184A JP 711184 A JP711184 A JP 711184A JP S60152031 A JPS60152031 A JP S60152031A
Authority
JP
Japan
Prior art keywords
etching
gas
ta2o3
boron trichloride
discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP711184A
Other languages
English (en)
Inventor
Yoshifumi Ogawa
芳文 小川
Noriyuki Sakuma
憲之 佐久間
Taijo Nishioka
西岡　泰城
Kiichiro Mukai
向　喜一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP711184A priority Critical patent/JPS60152031A/ja
Publication of JPS60152031A publication Critical patent/JPS60152031A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体装置の誘電体膜材料に用いられるタン
タル酸化物のエツチング方法に関するものである。
〔発明の背景〕
近年半導体装置の高集積化に伴い、個々の素子は微細化
の一途をたどっている。そのため高速バイポーラメモリ
セルや、ＭＯＳダイナミックメモリにおいては、電荷蓄
積用キャパシタ面積を縮小することが、集積度を向上さ
せるために必要となってきた。その方法として、従来の
キャパシタ用誘電体として用いられてき７ｃＳｉＯｚ膜
の代りに比誘電率が５ｉＯｚ膜の４倍から５倍もあるタ
ンタル酸化物（Ｔａ２０ｓ）を用いてキャパシタ部の面
積を縮小させることが試みられている。
このＴａ２０Ｓ膜を加工するさい、ウエットエツ　−チ
ング法では弗化水素を含む溶液や水酸化ナトリウムを含
むＨ２Ｏ２を用いることが知られている。
しかし、前者についてはＴ　ａ　ｚＯｓ膜のエツチング
速度はたとえばＳｉＯｚＭのエツチング速度の１／１０
００から１／１００００程度となシ、Ｔａ２０５膜と５
ｉｆ２膜との選択比が得られない。また、後者のエツチ
ング方法ではナトリウム汚染によってトランジスタ、特
にＭＯＳトランジスタの特性が変動する。したがＺ）て
ウェットエツチング法はＳｉデバイスに適用することは
難しい。
そのため、上記ウェットエツチング法による欠点を解決
するためには＋ｌＩ　ａ　、　Ｑ５膜のドライエツチン
グ技術が必要である。そのさい、Ｔａ２０５膜はＳｒウ
ェハ１−、に形成されたデバイス上などに形成されるこ
とが多く、シたがって、ＴａｘＯｓ膜の下地は５ｉｆｔ
やＳ　ｒ　３　Ｎ　４などを用いた層間絶縁膜、ゲート
絶縁膜、素子間分離絶縁膜になる。ところで、通常’Ｃ
ｚＯｓ膜が被着される下地にはデバイスなどによる段差
部がちシ、この段差部に付着しているＴ８４０ｇを除去
するためには平坦な下地上に形成されているＴａ２０５
がドライエツチングされたのちにも、さらに長時間のオ
ーバエツチング・　が必要となる。したがって、’ｒａ
＊ｏｓのエツチング工程において、層間絶縁膜やゲート
絶縁膜などが薄くなったり、消滅したりしてＬＳＩの信
頼性が極めて低下してしまうという問題がある。
Ｔ　８２０　ｇをドライエツチングした報告は極めて少
ないが、純金属のタンタル（Ｔａ）はフレオン系の反応
ガス、例えばＣＦ４　、ＣＦ４　＋０２でエツチングで
きることが知られている。そこでフレオン系の反応ガス
中での放電によりＴａ２Ｏ３をエツチングすることを試
みた。結果を第１表に示す。
’ｒａｚｏｓのエツチングに７レオン系の反応ガスを用
いた場合、下地のＳｉ３Ｎ＊や５ｉ（ｈに対しては十分
な選択比が得られない。
このため、ＴａｚＯｓのドライエツチングに際し、下地
の５ｉｓＮ４や５ｉｆｔに対してエツチング速匿の選択
比が少なくとも１より大きくなる反応ガスを開発する必
要が生じた。
〔発明の目的〕
本発明の目的は、ＴａｘＯｓのエツチングに際して、５
ｉａＮ４や５ｉ０２に対して大きなエツチング速度の選
択比を有したエツチング方法を提供することにある。
〔発明の概要〕
上記目的を達成するために、本発明によるエツチング方
法は、三塩化硼素、四塩化炭素ガスのいずれかまたは該
三塩化硼素ガスに３２　ｖｏｔ％以下の７レオンガスを
混合したガス、もしくは該四塩化炭素ガスに５０　ｖｏ
Ｌ％以下の酸素ガスを混合したガスを放電させて、Ｔａ
２０５を加工することを特徴としている。
〔発明の実施例〕
以下本発明の実施例について説明する。
Ｔ　ａ　ｚ　Ｏｓをスパッタ蒸着したウェーハを反応性
スパッタエツチング装置内に順次配置し、反応ガスなら
びにエツチング条件を変えながらエツチングした。調べ
た反応ガスは、ＢＣｌｓ　、ＣＣ１１。
ＢＣｔｓ　＋ＣＦ４　、ＣＣｌ４　＋０２である。それ
ぞれの反応ガスで、ＲＦパワーとガス圧力を変化させて
、Ｓｉ３Ｎ４ならびに５ｉＣｈとのエツチング速度の選
択比を測定した。その結果を第２表に示す。
これらの塩素を含んだ反応ガスを用いると、絶縁膜のＳ
ｉ３Ｎ４および５１０２に対して数倍のエツチング速度
をＴａ２０１１について得られ、フレオン系の反応ガス
を用いた場合に比べ、選択比が大幅に改善された。
次にＢ　ＣＬ　３に混合するＣ　Ｆ　４の体積−を変化
させて、Ｔａ２０５．５ｉｓＮ４およびＳ　ｉ　０ｚｆ
）　エラｆ　７グ速度の増減を調べた。結果を第１図に
示す。
ＣＦ４の混合量が３２　ＶＯ１％を越すとＴａ２０５と
Ｓｉ３Ｎ＜および５ｉ（ｈとのエツチング速度が同程度
となシ、選択性の有るエツチングができないところから
、本発明では容量比を規定するものでおる。
さらにＣＣｌ４に混合する０２０体９％を変化させて、
エツチング速度の増減を調べた。その結果を第２図に示
した。０２の混合量が５０　ｖＯｔ％を越すと前記と同
様にＴ　ａ　ｚ　Ｏ５を選択的にエツチングできなくな
るところから、本発明での容量比を規定するものである
。
〔発明の効果〕
以上説明したように、本発明によれば、三塩化硼素ＢＣ
ｔ３、四塩化炭素ＣＣＬ　４を主成分とした反応ガスを
用いたドライエツチングで、Ｔａ２０１１をエツチング
する事によシ、フレオン系の反応ガスでは得られなかっ
た選択性が大幅に改善され、実用土十分な特性を得るこ
とができた。
以上の説明では、反応性スパッタエツチングの場合につ
いて述べたが、プラズマエツチング、マイクロ波エツチ
ングの場合でも同傾向の効果を得ている。
またＢＣｌ２　、　ＣＣ４４の代りにＰ　ＣＺ　３　＋
　Ｓ　ｔ　ＣＺ　４、およびＣ１２等塩素を主成分とす
る反応ガスを用いて’ｒａ、ｏ、をエツチングしても同
様の効果が期待できる。
【図面の簡単な説明】
第１図はＢ　ＣＬ　ａにＣＦ４を混合した際のエツチン
グ速度の増減を示すグラフ、第２図はＣＣｌ４に０２を
混合した際のエツチング速度の増減を示す′ｆＥｒ　図 １） ａＣＣノミヘｆｌ　Ｃｈ　混合量　（Ｖｏ１ｇＥ第　Ｚ
　図

Claims (1)

  1. 【特許請求の範囲】 １、ドライエツチング装置を用いて、タンタル酸化物を
    エツチングするに際し、三塩化硼素もしくは四塩化炭素
    を含むガス中での放電にょシ加工することを特徴とした
    エツチング方法。 ２、前記三塩化硼素に、３２　ｖｏｚ％以下のフレオン
    を混合したガス中での放電にょｐ加工することを特徴と
    する特許請求の範囲第１項記載のエツチング方法。 ３、前記四塩化炭素ガスに、５０ｖＯＡ％以下の酸素を
    混合したガス中での放電に上り加工することを特徴とす
    る特許請求の範囲第１項記載のエツチング方法。
JP711184A 1984-01-20 1984-01-20 エツチング方法 Pending JPS60152031A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP711184A JPS60152031A (ja) 1984-01-20 1984-01-20 エツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP711184A JPS60152031A (ja) 1984-01-20 1984-01-20 エツチング方法

Publications (1)

Publication Number Publication Date
JPS60152031A true JPS60152031A (ja) 1985-08-10

Family

ID=11656973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP711184A Pending JPS60152031A (ja) 1984-01-20 1984-01-20 エツチング方法

Country Status (1)

Country Link
JP (1) JPS60152031A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01183125A (ja) * 1988-01-18 1989-07-20 Matsushita Electric Ind Co Ltd ドライエッチング方法
GB2337361A (en) * 1998-05-06 1999-11-17 United Microelectronics Corp A method of etching a tantalum oxide layer in the fabrication of a DRAM

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54158343A (en) * 1978-06-05 1979-12-14 Hitachi Ltd Dry etching method for al and al alloy
JPS596541A (ja) * 1982-07-02 1984-01-13 Nec Corp 微細パタ−ン形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54158343A (en) * 1978-06-05 1979-12-14 Hitachi Ltd Dry etching method for al and al alloy
JPS596541A (ja) * 1982-07-02 1984-01-13 Nec Corp 微細パタ−ン形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01183125A (ja) * 1988-01-18 1989-07-20 Matsushita Electric Ind Co Ltd ドライエッチング方法
GB2337361A (en) * 1998-05-06 1999-11-17 United Microelectronics Corp A method of etching a tantalum oxide layer in the fabrication of a DRAM
GB2337361B (en) * 1998-05-06 2000-03-29 United Microelectronics Corp Method of etching tantalum oxide layer

Similar Documents

Publication Publication Date Title
US4919748A (en) Method for tapered etching
US5256245A (en) Use of a clean up step to form more vertical profiles of polycrystalline silicon sidewalls during the manufacture of a semiconductor device
US5015331A (en) Method of plasma etching with parallel plate reactor having a grid
US4350563A (en) Dry etching of metal film
US5413670A (en) Method for plasma etching or cleaning with diluted NF3
US6277752B1 (en) Multiple etch method for forming residue free patterned hard mask layer
US4411734A (en) Etching of tantalum silicide/doped polysilicon structures
KR940000913B1 (ko) 플라즈마 에칭에 관한 원상태 포토레지스트의 캡핑방법
US4264409A (en) Contamination-free selective reactive ion etching or polycrystalline silicon against silicon dioxide
KR100275754B1 (ko) 커패시터 하부전극의 반구형 그레인 형성전 전처리방법
JPH01225149A (ja) キャパシタ及びその製造方法
GB2069936A (en) Two-step plasma etching process
JPH05247673A (ja) 酸化物部分および窒化物部分を含む被処理体のエッチング方法
US6686292B1 (en) Plasma etch method for forming uniform linewidth residue free patterned composite silicon containing dielectric layer/silicon stack layer
Graham et al. The effect of surface preparation on the oxidation of nickel
US5318665A (en) Method for etching polysilicon film
US4479850A (en) Method for etching integrated semiconductor circuits containing double layers consisting of polysilicon and metal silicide
US20060231522A1 (en) Etch of silicon nitride selective to silicon and silicon dioxide useful during the formation of a semiconductor device
US6069087A (en) Highly selective dry etching process
JPS60152031A (ja) エツチング方法
US6117764A (en) Use of a plasma source to form a layer during the formation of a semiconductor device
US6877517B2 (en) Plasma etch method for forming plasma etched silicon layer
US7429535B2 (en) Use of a plasma source to form a layer during the formation of a semiconductor device
EP0851472A2 (en) Method for etching oxide during the fabrication of an integrated circuit
JPS6328995B2 (ja)