JPS5958560A - デ−タ処理装置の診断方式 - Google Patents
デ−タ処理装置の診断方式Info
- Publication number
- JPS5958560A JPS5958560A JP57168737A JP16873782A JPS5958560A JP S5958560 A JPS5958560 A JP S5958560A JP 57168737 A JP57168737 A JP 57168737A JP 16873782 A JP16873782 A JP 16873782A JP S5958560 A JPS5958560 A JP S5958560A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- cpum
- main computer
- arithmetic
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、主電算機と訓電算機とからなるデータ処理装
置において、各電算機の異常有無を自動的に診断する方
式に関するものである。
置において、各電算機の異常有無を自動的に診断する方
式に関するものである。
近来は、鉄道用信号装置、列車制御装置等において、論
理判断を行なうために電算機が導入される傾向を呈して
いるが、か＼る装置においては、電算機に異常を生じた
場合、列車を停止させる等、安全側への動作を行なうこ
とが要求されておυ、従来は、同一のデータ処理装置を
２重に設け、相互の動作アドレスおよびデータの差異を
検出し、これらに差異の生じた場合、安全ｆｌへの動作
を行なうものとする方式、または、同一のデータ処理装
置を３重に設け、データの多数決判定により処理出力を
生ずる方式等が提案されている。
理判断を行なうために電算機が導入される傾向を呈して
いるが、か＼る装置においては、電算機に異常を生じた
場合、列車を停止させる等、安全側への動作を行なうこ
とが要求されておυ、従来は、同一のデータ処理装置を
２重に設け、相互の動作アドレスおよびデータの差異を
検出し、これらに差異の生じた場合、安全ｆｌへの動作
を行なうものとする方式、または、同一のデータ処理装
置を３重に設け、データの多数決判定により処理出力を
生ずる方式等が提案されている。
しかし、か＼る多重系のものでは、動作アドレスおよび
データの差異を検出する装置、または、多数決判定を行
なう装置行が大形かつ高価となり、マイクロコンピュー
タ等の小形電算機を用いるデータ処理装置においては、
データ処理装置が小形かつ安価となるのに比し、異常を
検出する装置ま／こは多数決判定を行なう装置が占める
価格上およびスペース上の比率が大となる之め、従来の
方式では不適当となる欠点を生じている。
データの差異を検出する装置、または、多数決判定を行
なう装置行が大形かつ高価となり、マイクロコンピュー
タ等の小形電算機を用いるデータ処理装置においては、
データ処理装置が小形かつ安価となるのに比し、異常を
検出する装置ま／こは多数決判定を行なう装置が占める
価格上およびスペース上の比率が大となる之め、従来の
方式では不適当となる欠点を生じている。
本発明は、従来のか＼る欠点を根本的に排除する目的を
有し、主電算機と訓電算機との間において、基本データ
に対する所定の演算を実行しながら演算結果の授受を反
復し、かつ演算結果を相互に監視すると共に、制電算機
においては、自己よシ圧電算イ浅へ演算結果を与えたと
きから、この演３７結果に応する主１に算機の演算結果
が自己へ与えられるまでの時間を監視することにより、
データ処理装置としての異常有無を自動的に乙断するも
のとした極めて効果的な、データ処理具はの診断方式を
提供するものである。
有し、主電算機と訓電算機との間において、基本データ
に対する所定の演算を実行しながら演算結果の授受を反
復し、かつ演算結果を相互に監視すると共に、制電算機
においては、自己よシ圧電算イ浅へ演算結果を与えたと
きから、この演３７結果に応する主１に算機の演算結果
が自己へ与えられるまでの時間を監視することにより、
データ処理装置としての異常有無を自動的に乙断するも
のとした極めて効果的な、データ処理具はの診断方式を
提供するものである。
以下、実Ｊｉ’１例を示す図によって本発明の詳細な説
明する。
明する。
第１図は酌成を示すブロック図であり、この例では、主
電算ｊＲＣＰ ＵＩＴＩ としてマイクロプロセッサ
、メモリおよび入出力回路等からなるマイクロコンピュ
ータが使用される一方、制電算機ＣＰＵ５としては、処
理内容が簡単なため、１チツプマイクロコンピユータ等
が使用されており、相互の間において演算結果の授受を
行なうと共に、異常を検出したときには、互のリセット
端子Ｒヘリセット信号を送出し、互の動作を停止させる
ものとなっている。
電算ｊＲＣＰ ＵＩＴＩ としてマイクロプロセッサ
、メモリおよび入出力回路等からなるマイクロコンピュ
ータが使用される一方、制電算機ＣＰＵ５としては、処
理内容が簡単なため、１チツプマイクロコンピユータ等
が使用されており、相互の間において演算結果の授受を
行なうと共に、異常を検出したときには、互のリセット
端子Ｒヘリセット信号を送出し、互の動作を停止させる
ものとなっている。
咬た、リレー回路のリレーＴＲの動作を入力してリレー
ＲＹを制御する論理を持つ主電算機を例にとるとＴＲが
動作すれば接点ＴＲ１がオンとなり、これに応じて主電
算機が論理判断を行なったうえ、増幅器へに対して交番
信号を送出するものとなっており、この交番信号は、増
幅器Ａにより増幅されてから・変成器Ｔを介して整流器
ＲＦＣへ与えられ、こ＼において直流へ変換された後、
リレーＲＹを動作させるものとなっている。
ＲＹを制御する論理を持つ主電算機を例にとるとＴＲが
動作すれば接点ＴＲ１がオンとなり、これに応じて主電
算機が論理判断を行なったうえ、増幅器へに対して交番
信号を送出するものとなっており、この交番信号は、増
幅器Ａにより増幅されてから・変成器Ｔを介して整流器
ＲＦＣへ与えられ、こ＼において直流へ変換された後、
リレーＲＹを動作させるものとなっている。
なお、リレーＲＹの動作に応じて接点ＲＹ＋がオンとな
るため、これを主電機ＣＰＵｍが監視し、リレーＲＹが
自己の出力により確実に動作したか否かを４′ｌＩ断じ
ている一方、リレーＲＹが圧電算機ＣＰＵｍからの高レ
ベルと低レベルとを反復する交番信号によυ動作してい
るため、リレーＲＹの動作状況が主電算機ＣＰＵｍによ
υ監視されると共に、主電算機ＣＰＵｍが障害によシ交
番信号を生じなくなった場合、または、増幅器Ａ乃至整
流器ＲＦＣのいずれかに障害を生じｆｃ８１合は、必ず
リレーＲＹが復旧し、安全側への動作が行なわれるもの
となっている。
るため、これを主電機ＣＰＵｍが監視し、リレーＲＹが
自己の出力により確実に動作したか否かを４′ｌＩ断じ
ている一方、リレーＲＹが圧電算機ＣＰＵｍからの高レ
ベルと低レベルとを反復する交番信号によυ動作してい
るため、リレーＲＹの動作状況が主電算機ＣＰＵｍによ
υ監視されると共に、主電算機ＣＰＵｍが障害によシ交
番信号を生じなくなった場合、または、増幅器Ａ乃至整
流器ＲＦＣのいずれかに障害を生じｆｃ８１合は、必ず
リレーＲＹが復旧し、安全側への動作が行なわれるもの
となっている。
このほか、接点ＴＲ１による主電算機ＣＰＵｍへの情報
入力には、本出願人の別途出願による［非対称誤りデー
タ入力方式］（特願昭５５−６５０３６）を適用すれば
好適である。
入力には、本出願人の別途出願による［非対称誤りデー
タ入力方式］（特願昭５５−６５０３６）を適用すれば
好適である。
第２図は、主電算機ＣＰＵｍと制電算機ＣＰＵ５との間
における演算結果の授受および監視状況を示すフローチ
ャートであり、まず、主電算機Ｑ（Ｊｍから制電算機Ｃ
ＰＵ５ に対し、基本データとして例えばオール 啄Ｏ
Ｉ＋等のスタート信号−８Ｔ送出“が行なわれ、これを
制電算機ＣＰＵ５において、スタート信号−８Ｔ？”
の判断を行ない、これの結果がＹＥＳ であれば、’
ＳＴ ＋ １“ によυスタート信号ＳＴに対してあ
らかじめ定めた隼１″を加算してから、この演算結果を
主電算機ＣＰＵｍへ与えるものとなっている。
における演算結果の授受および監視状況を示すフローチ
ャートであり、まず、主電算機Ｑ（Ｊｍから制電算機Ｃ
ＰＵ５ に対し、基本データとして例えばオール 啄Ｏ
Ｉ＋等のスタート信号−８Ｔ送出“が行なわれ、これを
制電算機ＣＰＵ５において、スタート信号−８Ｔ？”
の判断を行ない、これの結果がＹＥＳ であれば、’
ＳＴ ＋ １“ によυスタート信号ＳＴに対してあ
らかじめ定めた隼１″を加算してから、この演算結果を
主電算機ＣＰＵｍへ与えるものとなっている。
副電算ｔ（！＆ＣＰＵ５からの演算結果は、主電算機Ｃ
ＰＵｍにおいて、あらかじめ定めた約束にしたがい、％
ＳＴ＋１？“ の判断が行なわれ、これのＹＥＳ に応
じ、’（ＳＴ＋１）＋３Ｎによりあらかじめ定めた１３
″を加算してから、この演算結果が訓電ｆａｌｓｅ、
ＣＰＵ５へ与えられる。
ＰＵｍにおいて、あらかじめ定めた約束にしたがい、％
ＳＴ＋１？“ の判断が行なわれ、これのＹＥＳ に応
じ、’（ＳＴ＋１）＋３Ｎによりあらかじめ定めた１３
″を加算してから、この演算結果が訓電ｆａｌｓｅ、
ＣＰＵ５へ与えられる。
副電算（幾ＣＰＵ５ において−：、あらかじめ定めた
約束にしたがい、’ＳＴ＋４７”の判断を行ない、これ
のＹＥＳに応じ、自己より演算結果を主電算機ＣＰＵｍ
へ与えたときから、これに応する主電算＋ｉＦ、 ＣＰ
Ｕｍ の演算結果が自己へ与えられるまでの時間ｔ、を
１ｔｌキｔ。″ により判断し、あらかじめ主電算（Ｑ
ＣＰＵｍ のプログラム・ステップ数に応じて予想さ
れる時間ｔｏ と比較のうえ、これのＹＥＳにしたがい
、％（ＳＴ＋４）＋１” により再び １″ を加算し
た後、この演算結果を圧電ｎ機ＣＰＵｍへ与える。
約束にしたがい、’ＳＴ＋４７”の判断を行ない、これ
のＹＥＳに応じ、自己より演算結果を主電算機ＣＰＵｍ
へ与えたときから、これに応する主電算＋ｉＦ、 ＣＰ
Ｕｍ の演算結果が自己へ与えられるまでの時間ｔ、を
１ｔｌキｔ。″ により判断し、あらかじめ主電算（Ｑ
ＣＰＵｍ のプログラム・ステップ数に応じて予想さ
れる時間ｔｏ と比較のうえ、これのＹＥＳにしたがい
、％（ＳＴ＋４）＋１” により再び １″ を加算し
た後、この演算結果を圧電ｎ機ＣＰＵｍへ与える。
この演算結果を受取った圧電算機ＣＰＵｍは、上述と同
様、’ＳＴ＋５７“ の判断および−（ＳＴ＋５）＋３
″ の加算を行ない、この演算結果を制電算機ＣＰＵ５
へ与え、これを受取った制電算機ＣＰＵ５は、前述と同
様、−ＳＴ ＋ ８ ？“の判断および％ｔｚ中ｔｏ
？“ による時間ｔ２ の判断を行なったうえ、η（
ＳＴ＋８）＋１” によシ◆１″を加算し、この演算
結果を主電算機ＣＰＵｍ へ与え、以下、同様の動作
を反復する。
様、’ＳＴ＋５７“ の判断および−（ＳＴ＋５）＋３
″ の加算を行ない、この演算結果を制電算機ＣＰＵ５
へ与え、これを受取った制電算機ＣＰＵ５は、前述と同
様、−ＳＴ ＋ ８ ？“の判断および％ｔｚ中ｔｏ
？“ による時間ｔ２ の判断を行なったうえ、η（
ＳＴ＋８）＋１” によシ◆１″を加算し、この演算
結果を主電算機ＣＰＵｍ へ与え、以下、同様の動作
を反復する。
なお、各判断結果がＮＯであれば、や異常処理“へ移行
し、リセット信号の送出等葡行なう。
し、リセット信号の送出等葡行なう。
このため、王’ｉ’Ｊ’ 、ｆＪ （’Ｊ ＣＰ ＵＩ
ｎと副”Ｌ Ｊ？’ ＋ａ ＣＰ Ｕ ｓと（７Ａ＋ｉ
ｊｉ閤におりる演＞を結果の反復授受により、相互の演
算結果が監視されると共に、主電算機ＣＰＵｍにおける
演算Ｆｙｒ要時間の監視か行なわれ、いずれかに異常を
生ずれは、パ異常処珪″により各電算機ＣＰＵｒｉｔ
、 ＣＰＵ５の動作が停止状態となり、強制的にリレー
ＲＹが復旧し、安全側への動作が行なわ７１．る。
ｎと副”Ｌ Ｊ？’ ＋ａ ＣＰ Ｕ ｓと（７Ａ＋ｉ
ｊｉ閤におりる演＞を結果の反復授受により、相互の演
算結果が監視されると共に、主電算機ＣＰＵｍにおける
演算Ｆｙｒ要時間の監視か行なわれ、いずれかに異常を
生ずれは、パ異常処珪″により各電算機ＣＰＵｒｉｔ
、 ＣＰＵ５の動作が停止状態となり、強制的にリレー
ＲＹが復旧し、安全側への動作が行なわ７１．る。
たソし、各電算機ＣＰＵｍ、 ＣＰＵ５ において行
なう演算は、あらかじめ定められたものであれば、任意
の形態とすることができると共に、演算結果の授受と同
時に所定の命令の実行により得られた結果を授受するも
の″とし、この命令の実行結果を相互に監視するものと
してもよく、）ｌ：電算機ＣＰＵｍにおいても、１ｈ中
ｔｏ？”ｓ”ｔ２キｔ、７＋＋ に和尚する判断を行な
うものとしてもよいと共に、演算所要時間の監視用とし
て別途のタイマー等を設けても同様であり、発作に応じ
てｔｏ を可変できるものとしてもよい。
なう演算は、あらかじめ定められたものであれば、任意
の形態とすることができると共に、演算結果の授受と同
時に所定の命令の実行により得られた結果を授受するも
の″とし、この命令の実行結果を相互に監視するものと
してもよく、）ｌ：電算機ＣＰＵｍにおいても、１ｈ中
ｔｏ？”ｓ”ｔ２キｔ、７＋＋ に和尚する判断を行な
うものとしてもよいと共に、演算所要時間の監視用とし
て別途のタイマー等を設けても同様であり、発作に応じ
てｔｏ を可変できるものとしてもよい。
また、各電算機ＣＰＵｍ、ＣＰＵ５ を停止させる手段
としてｔま、リセット信号を用いるほか、クロックパル
スの停止、ｄ源の切断等荀条件に応じて用いることがで
きる。
としてｔま、リセット信号を用いるほか、クロックパル
スの停止、ｄ源の切断等荀条件に応じて用いることがで
きる。
なお、演算結果の授受に伴なう命令の授受により、アキ
ュムレータの内容確認等による数値比較を行なわせ、こ
れの結果に応じて各車ｎ、（幾ＣＰＵｍ、ＣＰＵ！ｌへ
自己診ＩＩを行なわせるものとし、これの結果を相互に
監視するものとす２１Ｌば、診断確度がより向上する等
、本発明は種々の変形が自在である。
ュムレータの内容確認等による数値比較を行なわせ、こ
れの結果に応じて各車ｎ、（幾ＣＰＵｍ、ＣＰＵ！ｌへ
自己診ＩＩを行なわせるものとし、これの結果を相互に
監視するものとす２１Ｌば、診断確度がより向上する等
、本発明は種々の変形が自在である。
以上の説明により明らかなとおり、特殊な装置を付加す
ることなく、主副電算機の異常有無が自動的に診断され
るため、高信頼性と共に、障害発生時に安全側への動作
が要求される各種のデータ処理装置において顕著な効果
が得られる。
ることなく、主副電算機の異常有無が自動的に診断され
るため、高信頼性と共に、障害発生時に安全側への動作
が要求される各種のデータ処理装置において顕著な効果
が得られる。
１ンＩは本発明の実施例を示し、第１図は構成を示すブ
ロック図、第２図は演３Ｖ結果の授受状況を示すフロー
チャートである。 ＣＰＵｍ−−・・主電算機、ＣＰＵ５ ・・・・副型ｎ
機、Ｒ・・・・リセット端子、ＴＲ、ＲＹ −・・・
リレー、ＴＲＩ 、 ＲＹｔ ・・・・接点。 特ｒ「出Ｄ（人 日本国有鉄道 株式会社京三製作ル「
ロック図、第２図は演３Ｖ結果の授受状況を示すフロー
チャートである。 ＣＰＵｍ−−・・主電算機、ＣＰＵ５ ・・・・副型ｎ
機、Ｒ・・・・リセット端子、ＴＲ、ＲＹ −・・・
リレー、ＴＲＩ 、 ＲＹｔ ・・・・接点。 特ｒ「出Ｄ（人 日本国有鉄道 株式会社京三製作ル「
Claims (1)
- 止宿ｎ機と訓電算機とからなシ、異常発生時に安全側へ
の動作を行なうデータ処理装置において、基本データに
対する所定の演算を実行しながら演算結果を前記主電算
機と訓電算機との間において授受を反復し、かつ、前記
演イ、結果を相互に監視すると共に、前記副電算４良に
おいては自己より前記主電算機へ前記演算結果を与えた
ときから該演算結果に応する前記主電算機における演算
結果が自己へ与えられるまでの時間を監視することを特
徴としたデータ処理装置の診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57168737A JPS5958560A (ja) | 1982-09-28 | 1982-09-28 | デ−タ処理装置の診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57168737A JPS5958560A (ja) | 1982-09-28 | 1982-09-28 | デ−タ処理装置の診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5958560A true JPS5958560A (ja) | 1984-04-04 |
Family
ID=15873477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57168737A Pending JPS5958560A (ja) | 1982-09-28 | 1982-09-28 | デ−タ処理装置の診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5958560A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0184397A2 (en) * | 1984-12-03 | 1986-06-11 | Honeywell Inc. | Real-time software monitor and write protect controller |
| JPH02138642A (ja) * | 1987-12-22 | 1990-05-28 | Lucas Ind Plc | デュアル・コンピュータ相互点検システム |
| EP2053510A3 (en) * | 2007-08-22 | 2010-07-28 | Denso Corporation | Electronic apparatus in which functioning of a microcomputer is monitored by another microcomputer to detect abnormal operation |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS513828A (ja) * | 1974-07-01 | 1976-01-13 | Hitachi Ltd | |
| JPS55127652A (en) * | 1979-03-26 | 1980-10-02 | Hitachi Ltd | Mutual supervision system between computers |
| JPS5682955A (en) * | 1979-12-11 | 1981-07-07 | Toshiba Corp | Multiple computer system |
-
1982
- 1982-09-28 JP JP57168737A patent/JPS5958560A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS513828A (ja) * | 1974-07-01 | 1976-01-13 | Hitachi Ltd | |
| JPS55127652A (en) * | 1979-03-26 | 1980-10-02 | Hitachi Ltd | Mutual supervision system between computers |
| JPS5682955A (en) * | 1979-12-11 | 1981-07-07 | Toshiba Corp | Multiple computer system |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0184397A2 (en) * | 1984-12-03 | 1986-06-11 | Honeywell Inc. | Real-time software monitor and write protect controller |
| JPH02138642A (ja) * | 1987-12-22 | 1990-05-28 | Lucas Ind Plc | デュアル・コンピュータ相互点検システム |
| EP2053510A3 (en) * | 2007-08-22 | 2010-07-28 | Denso Corporation | Electronic apparatus in which functioning of a microcomputer is monitored by another microcomputer to detect abnormal operation |
| US8091014B2 (en) | 2007-08-22 | 2012-01-03 | Denso Corporation | Electronic apparatus in which functioning of a microcomputer is monitored by another microcomputer to detect abnormal operation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8006129B2 (en) | Detecting and preventing the split-brain condition in redundant processing units | |
| JPH03131939A (ja) | 高信頼性コンピュータ診断システム | |
| CN108847879A (zh) | 基于总线控制器的双机故障检测及恢复方法 | |
| JP2011198205A (ja) | 二重系制御システム | |
| JPS5958560A (ja) | デ−タ処理装置の診断方式 | |
| JPH04201963A (ja) | 昇降機の遠隔監視制御装置 | |
| KR100186374B1 (ko) | 엘리베이터 진단 시스템 및 그의 제어방법 | |
| JPS60247760A (ja) | デ−タ通信システム | |
| JPH05120048A (ja) | 障害識別方式 | |
| JP2611549B2 (ja) | エレベータの群管理制御装置 | |
| JPS58144263A (ja) | 分散処理システムの障害処理方式 | |
| JPS6260019A (ja) | 情報処理装置 | |
| JPH01237873A (ja) | 通信制御装置 | |
| CN117743008A (zh) | 多核处理器故障诊断与异常处理方法、主控板卡及设备 | |
| JPH0282345A (ja) | マルチプロセッサシステムの暴走停止方法及びその方法を用いた装置 | |
| JPS63220332A (ja) | 計算機監視方式 | |
| JPH09160875A (ja) | マルチエージェント相互バックアップ方式 | |
| JPH02310755A (ja) | ヘルスチェック方式 | |
| JPH0414150A (ja) | 電子計算機システムのフィールド障害管理システム | |
| JP2001325117A (ja) | 待機２重系情報処理装置およびその系状態確定方法 | |
| JPS59135554A (ja) | 計算機システム間通信方式 | |
| JPH01216438A (ja) | 障害通知方式 | |
| JPS63314046A (ja) | 相手処理装置の動作監視装置 | |
| JPH04132549U (ja) | マイクロプロセツサ回路 | |
| JPS59100997A (ja) | 異常警報方式 |