JPS5957273A

JPS5957273A - マトリクス表示装置

Info

Publication number: JPS5957273A
Application number: JP57167945A
Authority: JP
Inventors: 清吾富樫; 金孝関口
Original assignee: Citizen Holdings Co Ltd; Citizen Watch Co Ltd
Current assignee: Citizen Holdings Co Ltd; Citizen Watch Co Ltd
Priority date: 1982-09-27
Filing date: 1982-09-27
Publication date: 1984-04-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は安定で制御性がよく高分割迄可能な非勝形素子
を用いた表示装置に関する。

液晶、Ｅ　５％　Ｅ　ＣＸＰ　Ｄ　Ｐ　％螢光表示等各
種平面表示はいずれも実用化段階に達し、現在の目標は
高密度のマトリクス型表示にあると言える。マトリクス
駆動性に問題のある表示方式では能動付加素子を用いた
所謂「アクティブ・マトリクス」法が有効である。アク
ティブ・マトリクスは例えば’Ｂ−Ｊ−Ｌｅｃｈｎｅｒ
等による論文（参照文献１．　Ｐｒａｃｅｅｄｉｎｇｓ
　ｏｆ　ｔｈｅ　ＩＫＩＥＥ、　Ｖｏｌ、　５９．ＡＩ
　’１．　ｐ　１５６６〜１５７９）で公知であり、能
動素子としては３端子素子（トランジスタ）及び２端子
素子（非線形抵抗）を用い−た方法が提案されている。

後者の非線形（抵抗）素子としては、セラミックバリス
タを用いた例（参照文献２．　Ｄ−Ｅ　＠Ｃａ５ｆｌｅ
ｂｅｒｒｙ、　ＩＥＥＥ。

Ｆ、Ｄ−２６，１９７９，ｐ１１２３〜１１２８）及び
、ＭＩＭ型素子を用いて例（参照文献３．Ｄ・Ｒ−Ｂａ
ｒａｆ’ｆ等、ＩＥＩＥＥ、　Ｆ　Ｄ　−２８，１９８
１、ｐ７３６〜７３９）等が公知である。しかし公知例
にはいくつかの欠点があシ実用化には程遠いのが現状で
ある。

従来例の欠点としては ■素子特性の一様性がない。

■素子の閾値電圧ｖｔｈが高い。

■オン電流工ｏＮがとれない。

■オフ電流工　　が大きすぎる。

ＦＦ ■駆動電圧が高い。

■正負電圧に対する特性がそろわない。

■クロストークが多い。

等が挙げられる。本発明は以上の欠点の多くを改善可能
な方法を提供する。

初めに非線形抵抗素子を用いたアクティブ・マトリクス
を簡単に説明する。第１図はアクティブ素子を用いない
（）９ツシプ）マトリクス型表示装置の説明図であり、
Ｓは複数の行電極、Ｄは複数の列電極で、各交点に対応
して表示要素Ｃが配置されている。第２図は非線形（抵
抗）素子ＮＬを用いたマトリクス型表示装置の説明図で
あシ、行列電極の各交点にはマトリクス要素Ｍとして非
線形素子ＮＬと表示要素Ｃが直列に配置されている。

非線形素子の特性は理想的には第３図で表され、閾値電
圧ｖｔｈの前後で異なる抵抗（ＲＸＲ）ＯＦＦ　　　　
　ＯＮを有する。

第４図に参照文献３に示された従来用いられた素子の特
性を示す。ＭＩＭ素子は図の如＜ｌ０ＣＶｅｘｐ　（Ｂ
ｖ／Ｖ　）の特性を、バリスタはｌ　ｃｙｃ　Ｖ”　（
ｙ≧５０）の特性を示し、いずれも第３図の理想と比べ
ると閾値特性が明確でない。その結果閾値付近の工。Ｆ
Ｆ　　が大きく流れてしまい安定な電位の保持が難しい
。又他の行のデータ信号の影響を受けやすく、所謂クロ
ストークを生じ、精密な階調制御を必要とするアナロジ
表示は不可能である。

第５図は参照文献２に示されたｖｔｈの分布である。バ
リスタのｖｔｈ制御は難しく、又ＭＩＭ素子も薄い絶縁
膜を通じてのトンネル電流を使っている性格上、絶縁膜
質、膜厚の影響を受けやす〈Ｖｔｈ　、　Ｉ、Ｎ、　　
Ｉｏ、、の制御が難しい。

バリスタやＭＩＭ素子より制御性と閾値特性の良い非線
形素子としてはダイオードの順方向閾値特性を用い、ダ
イオードをリング的に接続したものが参照文献１に於い
て提案されている。参照文献１では４０個程の素子を直
列に接続した素子群を互いに逆方向に接続している。こ
の様なダイオードリングの問題点としては、まず−マト
リクス要素当り４０Ｘ２＝８０コの素子を５００行５０
０列のマトリクスに用いると２×１０個もの素子が必要
であり、通常の方法ではパネル上に分離搭載不可能であ
る。又通常の構造ではダイオードの接合部のリーク電流
工。ＦＦを約１０個も安定に小さく抑える事は難しい。

更に多段の接合部が直列になる為■。Ｎを確保する事が
難しく、Ｖｔｈ、駆動電圧共に高くなる。

本発明は以上の様な従来例の欠点を改善するものである
。以下図面に基づき説明する。

第６図は本発明のマトリクス表示装置の一実施例のブロ
ック図である。１５１は表示）？ネル、１５２は第７．
８図φ＊の様な走査信号を表示・やネルの行電極Ｓ！〜
ＳＮに印加する行電極ドライバ、１５４は第７．８図ψ
＊の様なデータ信号を列電極Ｄ１〜Ｄ　に印加する列電
極ドライノ４、■ １５３は表示情報１５５、タイミング信号１５８．１５
９、電源１５６．１５７等を各ドライノｆに供給するコ
ントローラである。第７図は、駆動波形の一例である。

この様な駆動波形を用いると非線形素子のｖｔｈは０．
５〜ＩＶで十分であり、従来例の如くダイオードを４０
段も継ぐ必要はなく１段で十分である。第８図は駆動波
形の他の一例である。

この様な駆動波形を用いた場合もｖｔｈは０．５〜３Ｖ
でよく、１〜３段程度で十分である。

第９図は本発明の一実施例の表示パネル部の断面図、第
、１０．１１図は平面図である。５０．５１は基板、５
２、γ１．７２は行電極、５３．５４は表面保護層及び
配向層、５４は液晶等の表示要素、５６．８０〜８３け
整流性素子７７と表示要素５４を接続する為の表示電極
、６４．７６．１７は整流性素子であり例えばＰ型半導
体６０、不純物添加量の少ないＩ型半導体５９、及びＮ
型半導体５８等の半導体部１４、γ５よシなる。一方の
整流性素子１７の他の一方の電極は列電極１３であり、
もう一方の整流性素子７６は電極６２．７９を通して表
示電極８１と、及び電極５７．７Ｂを通して列電極６１
．７３に接続されている。第１１図は第１０図と異な９
２組の整流性素子８γ、８８を画素の異なるコーナーに
形成している。

本発明の１特徴の一つは以上の実施例よシ明らかな如く
整流性素子を薄膜で形成している点にある。

更に整流性素子の電流経路を基板に垂直に設定している
点も特徴である。この様にすると電流経路の断面積を大
きくとれ、従来の素子の欠点の一つであった■。Ｈの不
足を補う事ができる。更にこの様な構成とすると工　の
不足を光で補う事も可能Ｎである。

一般にアクティブ・マトリクスの欠点の−つとのけ難し
いが応用するのは易いが、本発明では整流性素子の一方
の電極、例えば第９図５７をＩｒ２ｃｈ’Ｓｎや５ｎ０
２、ＺｎＯ等の透明電極で形成し、整流性素子に外光６
６が入射する構造を採用している。

第１４図入射光量工に対するＲ　　−Ｒであシ、ＯＦＦ
　　　　　　０Ｎａ−８ｔダイオード等では最も問題となるＲ　は光Ｎ入射によシかなり改善される。一方Ｒは低下すＦＦるがまだ許容値以内であシ問題でない。本発明の如く光
を利用する構造とする事によ、９ＲＶｉ、ＯＮ１０００ルクスの光程度でも２〜５倍改良され、マトリ
クスの限界分解線数も２〜５倍向上する。

第１５図に先の実施例に用いた整流性素子の構造（、）
とアクセゾタ濃度ＮＡとドナー濃度ＮＤの分布（ｂ）を
示す。第１６図に１層の厚さｔｉと工。Ｎ１工。Ｆアの
関係を示す。目の増加に従って工ｆＦは急激に低下する
が、■。Ｎも減少する。ａ−８ｔＰＩＮダイオードを表
示パネルに応用する際特に重要なのはＩ　が十分とれる
事である。”ＯＮが十分なら素子Ｎ面積を小さくてき工　も大きくとれ、素子構造のＦＦリーク対策も少なくして済む。一方１層ｒ／ｉ市圧をし
て光敏感性が挙げられる。ダイオードを用いた場合も同
様で、ダイオードは一種の太陽電池であるので光起電力
が生じ誤動“作が生じ得る。しかし本発明では２組の整
流性素子を光１．熱等の外部要因に対し対称に形成する
事によりほぼ打ち消し合う様にしている。例えば第１０
．１１図の整流性素子７６と７７、或いは８７と８８は
ほとんど同一形状に位置的にも近づけて形成してあシ、
半導体部が外光にさらされる面積もほとんど同一に形し
である。例としてプラズマＣＶＤ法により形成したａ−
８ＬＰＩＮダイオードを用いると、その結果個々のダイ
オードは第１２図１０１．１０２のグラフの様に太陽電
池特性を示゛ｔが、互いに並列、逆方向に接続された構
造全体の特性は１０３となり、それぞれの素子の光電流
１０４．１０５け内部で消費され外に取り出し得ない。

実際ｖｔｈも第１３図に示す様に太陽光強度ＡＭ１；１
００ｍ’Ｗ／ｃｒｌの１０分の１程度迄はかなり安定で
ある。

本発明では更にこの光効果を積極的に利用している。表
示素子は原理的に光を使うので光を防ぐささえるだけで
なくドープ膜よりも制御性がよく、素子全体の歩留りを
上げるのに役立っている。事実Ｐ　Ｎ構造よりもＰＩＮ
構造の方がＩ。ＦＦ及びｖｔｈのバラツキが少なく、ｔ
ｉ≧３　ｎｍ　＠度から有効である。以上の点から五層
厚ｔｉは３〜５００　ｎｍ程度が最適である。

ＰＩＮ構造の順方向電流工　を制限しているのＯＮは主にＰＩ接合部のホール電流である。そこでｉ層に若
干のボロンの添加を行い、第１７図の如く＋ＰＰＮ構造としてみると工　、■　　ともに改善さＯＮ
　　　　　ＯＦＦれる。第１８図はＢ２稀／５ｃＨ４混合比とＩ　　、Ｉ
ＯＮ　　　　　ＯＦＦの関係であるＢ　２　Ｈ６の混合比が余り大きくなけれ
ば特性は改善される。

更にａ−、！；ｊｉｊニブ、Ｆ、Ｉ”マＣＶＤ法、光Ｃ
ＶＤ法、ＣＶＤ法、スパッタ法等によって割膜時に膜厚
方向のドーピングプロファイルを自由に匍］御出来る事
を利用すると第１９図の如くゆるやかにプロファイルが
変化する接合を形成可能である。この傾斜接合は表示パ
ネル用素子としては大変好都合である。まずＰ工、ＩＮ
接合のホール、電子の拡散電流よりも大きな電流が流せ
る事により工　がかＯＮせげる。しかし中間領域は低ドープ領域が存在する為両
側のドープ層によるフェルミ準位の固定は制限よ（Ｖｔ
ｈはパランかず、接合リークにより不良も起りにくい。

第２０図及び第２１図は本発明に於ける他の実施例の表
示パネル部の断面図及び平面図である。

２０１．２０３は行或いは列電極、５２．２０６．２０
７は列或いは行電極、２０３．２１２は第１の接続電極
、２０２．２１１は第２の接続電極、２０４．２１０は
半導体部である。５１．５０は基板、５３．５５け保護
膜或いは配向層、５６は表示電極、５４は液晶層である
。整流性素子２１４．２１５はそれぞれ半導体部とそれ
に接続された両側の電極よりなり、２つの整流性素子が
リング的に接続されて全体で相方向性非線形素子を構成
している。２０５．２０Ｂ、２０９はそれぞれ別の表示
電極である。

本実施例の特徴の一つは各画素の等何回路が第２８図で
表わされる点にある。即ち、ある行（列）電極１２２１
とある列（行）電極１２２２の交点に対応する画素には
表示要素１２２７，１２２Ｂ、１２２９と整流性素子リ
ング１２２ｔ、１２２５．１２２６がそれぞれ直列に互
いに並列に配列されている。この様に各画素の表示電極
および非線形素子リングが複数組形成されている事によ
シ次の様な効果がある。

第１に上下基板の合せ精度をそう高くしなくても済む。

即ち一画素−表示要素の際には一方の基板上の列（又は
行）電極と表示要素に接続された表示電極の位置が合っ
ていないと多ロツストークが生ずる。しかし本実施例の
如く画素当りの表示要素が複数になるとクロストークの
効果は小さくなり実用的には無視できる。又若干のクロ
スト−りは画素間のコントラスト差による見難くさを低
減し、なめらかな画像を得るのに役立つ。以上の様に、
本実施例の如く一画素多表示要素構成は製法上、品質上
利点が多い。以上の効果を生かすには第２１図の如く表
示電極２０５．２０Ｂ、２０９、・・・を列（又は行）
電極２０６．２０γ、・・・と平行に細長く形成すると
良い。

第２に歩留りが向上する。即ち一画素−表示要素の場合
は表示要素に接続された一つの整流性素子が不良でも一
画素が死んでしまい目立ち易い画１象欠陥となる。しか
し−画素多表示要素の場合は一つの整流性素子が不良で
も画素としての動作はそう低下せず、欠陥はそう目立た
ない。

以上の様に本実施例の構成は装置全体の歩留りや品質、
価格の上で非常に有利である。

第２０．２１図の整流性素子の部分の具体的な構造を第
２２．２３．２５図に示す。第２２図２２１は下部電極
２２２は半導体部、２２６Ｖｉ上部電極である。半導体
部２２２はそれぞれ不純物の種類或いは濃度の異なる複
数の層からなっている。第２２図ではＰ（又けＮ）型の
層２２３と低不純物濃度の層２２４とＮ（又はＰ）型の
層２２５の３層よりＰＩＮダイオード構造を形成［７て
いる。

この構造の欠点は２２７の部分でＰ（又はＮ）型の層２
２３が上部電極２２６と接している事により電流経路が
ＰＩＮだけでなく横方向にも生じてしまう点にある。こ
の欠点は下部電極の端２２９と上部電極のとシ出し端２
２８の距離を大きく、巾を小さくする事によシ低減可能
である。この構造の長所をよ、下部電極層、半導体層、
上部電極層の３層のみで構成されており、層形成、・ク
タン化の工程も各３回で済み、製造工程としては短かく
難易度が低い点にある。その結果製造価格は大巾に低減
できる。

第２３図は第２２と比べると半導体部２３２の中の最初
に形成されるＰ（又ＶｉＮ）型導電層２３１の一部２３
３が異なる。即ち第２２図の実施例でけ２２７の上部電
極取り出し部に第１の不純物ドープ層である２２３の層
が残っているのに対し、本実施例ではこの部分はとシ除
かれている。この結果、前実施例の欠点であった横方向
リークが本実施例では大幅に低減されている。この構造
は第２４図（ａ）、（ｂ）で示されるセルファライン工
程にょシマスフ数を増す事なく実現できる。まず（ａ）
で示される様に下部電極層２２１及び第１の導電型を有
する半導体層２４１が形成され同時に（１枚のマスクで
）ツクタン化される。続いて残シの半導体部２４２、即
ち本実施例では低不純物層２２４及び第２の導電型を有
する半導体層２２５ノを連続して形成し同時に・ぐタン
化する。このバタン化工程の際に同じマスクで第１の導
電型を有する半導体層２４１’もエツチングし２３１の
如くバタン化する。以上の工程を用いると第１の導電型
を有する半導体層２３１Ｖｉ下部電極バタンと残りの半
導体部２４２の・ぐタンの重複した部分に自己整合的に
ノぐタン化される。

第２５図は本発明の他の実施例に於ける整流性素子の部
分の断面図である。２５１は下部電極、２５２は半導体
部、２５５は上部電極である。下部電極２５１と半導体
部２５２はショットキー障壁型の接合を、上部電極２５
５と半導体部２５２はオーミックな接合をしている。例
えば下部電極２５１はスパッタ法で形成したｐｔ膜であ
り、半導体部２５２けプラズマＣＶＤ法で形成したアモ
ーファスＳｔ膜、上部電極２５５はイオンブレーティン
グ法で形成した酸化インジウムが酸化すず等の透明導電
膜であシ、半導体部２５２の下部２５３はショットキー
接合となる様に不純物濃度の低い層からなシ、上部２５
４はオーミックとなる様に不純物、例えばボロンやリン
を添加した層よりなる。本実施例の如くショットキー障
壁型の接合を用いると次の様なオリ点がある。

第１に大きな順方向電流がとれる点である。マトリクス
表示装置に用いる非線形抵抗素子は、第７．８図の駆動
波形からも解る様に時分割されたタイミングでは十分表
示要素に電流を供給できねばならない。その為には十分
な順方向電流が必要である。一方、前の実施例に示した
ＰＩＮダイオードやＰＮダイオードは順方向電流が小さ
く、その為素子面積を犬きくしなくてはならない。一方
シヨツトキー障壁を有する整流性素子はＰＩＮやＰＮダ
イオードの様に少数キャリアの拡散電流ではなく多数キ
ャリアによる電流が順方向電流を担う為、十分大きな電
流がとれる。

第２にショットキー障壁を有する整流性素子を用いたマ
トリクス表示装置は、ＰＮ接合やＰＩＮ接合等を用いた
場合に比べ電荷の蓄積が少なく、それによるクロストー
クも小さい。ＰＮ＋ＰＩＮＮｉは少数キャリア伝導の為
、順方向から逆方向に電圧を切り換えた場合も少数キャ
リアが蓄積されたまますぐ除去されず、電流は電圧には
すぐ追随できない。この現象は表示上はクロストークと
なって分解能を低下させる。しかし、゛本実施例の如く
ショットキー障壁を用いる事により少数キャリアによる
電荷蓄積は無視できクロストークを低減可能となる。

以上の利点によりショットキー障壁を有する整流性素子
を用いると、短いタイミングでも応答可能となり、５０
０〜１０００本以上の走査線を有する高密度表示も十分
可能である。

更に第３の利点として製造が容易であや点が上げられる
。ショットキー障壁を用いる場合は第２２図の如き横方
向リークは生じず、よって第２４図の如き工夫がいらな
い。即ち第２５図の如く下部電極層と半導体層の接合部
にショットキー障壁を形成すれば３回の膜生成、ツクタ
ン化工程で横方向リークのない素子を作る事が可能とな
る。

材料としては、ショットキー金属ではｐｔ以外にもＩｒ
、ＡｕＸＲｈ、Ｐｄ、Ｎｉ、、Ｃｒ−１Ａｌ　等でよく
、半導体部には多結晶や微結晶の＆、或いはＴｅ　ＸＳ
ｅ　。

ＣｄＳｅ　ＸＣｄＴｅ　、　ＣｄＳ　％　ＩｎＰ　ＸＧ
ａＡｓ　　等でもよく、オーメック金属としてはＡｌ、
　　Ｃｒ、Ｎｉ等でもよい。又、実施例とは逆に下部電
極と半導体部の接合をショットキー型に、上部電極と半
導体部の接合をオーミック型にしてもよい。又ショット
キー接合部に薄い絶縁層を挿入したＭＩＳ型接合として
もよい。

第２６図はＭＩＳ型整流性素子の断面図である。

２６１は下部電極、２６２は薄い絶縁膜、２６３は半導
体部、２６６は上部電極であり、半導体部２６３はＭＩ
Ｓ特性を保つ為に絶縁膜側では低不純物濃度の層２６４
、上部電極側ではオーム性接触となる様に高不純物濃度
の層２６５と２つの層よりなる。下部電極は例えばＰｔ
　％　Ｃｒ等を用い、絶縁膜としてはＴａ　２０３　、
Ｔ　ｉｏｚ、半導体にはａ　−３ｃ、上部電極としては
ＩＴＯ等を用いる。

ＭＩＳ型整流性素子を表示装置に用いた場合の特長は閾
値電圧ｖｔｈを大きくとれる点にある。例えば、下部電
極がＣｒの場合、絶縁膜がないとｖｔｈ　１ｌ−ｊｏ、
　２　Ｖ程度であるが３０Ａ程度のＴｉｃ）ｘ　膜を入
れてＭＩＳ構造とすると０．５５Ｖ程度迄増加する。

第２７図はへテロ接合型整流性素子の断面図である。２
７１は下部電極、２１２は半導体部、２７５は上部電極
である。本実施例では下部電極が導電性半導体であり、
半導体部との間でヘテロ接合している。例えば下部電極
はＩｎ２Ｏ３：　Ｓｎ　、半導体部けａ−８ｔ：Ｈであ
り、半導体部の下部電極側は低不純物濃度層２γ３とす
ると良好な接合が得られる。２７４は上部電極２７５と
非整流性接触する為の高不純物濃度層である。

ヘテロ接合型整流性素子を表示装置に用いた場合の長所
は、まず工程が簡単で特性゛が安定な点にある。例えば
、第２５図に類似の構造を用いれば３回の膜形成とバタ
ン化工程で済む。

第２９．３０図は本発明の他の実施例の表示Ａ’ネル部
の断面図及び平面図である。本実施例の特徴は半導体部
２９２を挾む下部電極２９１及び上部電極２９３が共に
不透明導電層で形成されている点にある。第２９図は第
３０図３０３の断面図である。この様な構造では半導体
部に光が侵入せず光敏感な素子でも特性変化が生じない
。父上電極の取シ出しが絶縁膜６３に設けられたコンタ
クトホールを通じて行なわれ半導体部の側面に接しない
為第２０図の如き横方向のリークは生じない。

以上の如く、本発明は薄膜形成技術により形成した薄膜
整流性素子を用いる為、光や熱効果が出難く、光利用や
構造の最適化が容易で打法的にも大きな順方向電流■　
が得られる。更に詳しく述Ｎべれば、素子位置の集中及び構造を同一化する事によシ
光（熱）電流を外に取り出せなくしである。

更に光利用構造と不純物プロファイルの最適化を行なっ
て工　、■　　を改善している。

ＯＮ　　　　ＯＦＦ尚、以上の実施例では整流性素子材料としてａＳｃを用
いている。ａ−８４，け薄膜にもかかわらず価電子制御
の可能な表示装置用としては格好の材料である。必要に
応じてＢ、ＰＸＨ，Ｆ、ＮＸＯ。

Ｃ、ＸＧｅ　ＸＳｎ　％　Ｇｕ　Ｘ〃、Ｌｌ　−、Ａｓ
等を添加するとよい。

ａ　　Ｓ４の欠点はややＩ　が取り難い事であるが、Ｎその場合は微結晶Ｓ４．（μｃ−Ｓ４．）やｐｏｌｙｓ
ｊも利用可能である。又、Ｓ４以外にも、＆とＯ，Ｎ、
Ｃ等の混合物や、Ｇｅ　、　Ｔｅ　％　Ｓｅ　、　Ｃｄ
Ｓ　’Ｉ　ＣｄＳｅ　ＸＣｄＴｅ　ｚ　ＩｎＰ　％Ｇａ
Ａｓ　、Ｉｎ”０３、Ｓ　ｎ０２、ＺｎＯ等の材料も利
用可能である。又整流性素子もショットキー障壁型、Ｍ
Ｉｓン　ＴＮ、ＧＨ，ＥＣＢ、ＤＳ、ＤＴＮ等いずれで
もより、又エレクトロクロミズム（ＥＣ）やエレクトロ
ルミネツゼノス（ＥＩ、　）等信の表示要素でも可能で
ある。

【図面の簡単な説明】

第１図はパッシブマトリクス表示装置の説明図、第２図
は非線形抵抗素子を用いたアクティブ・マトリクス表示
装置の説明図、第３図は理想的な非線形抵抗素子のＩ−
Ｖ特性、第４．５図は従来素子の閾値特性及び素子バラ
ツキ、第６図は本発明のマトリクス表示装置のブロック
図、第７．８図はその駆動波形、第９図は本発明の一実
施例の表示パネル部の断面図、第１０，１１図は平面図
、第１２図は本発明による光電流のキャンセル効果を示
すＩＶ特性、第１３図１ｒｉその時のｖｔ’ｈの変化を
示すｖｔｈ対光強光強度特性１４図は光利用によるＲ６
Ｎの改善とその時のＲ６Ｆアの変化を示すグラフ、第１
５．１７．１９図は本発明による整流性素子構造、第１
６．１９図はそれぞれｉ層厚及びＢ２Ｈ６／　５ＬＨ４
を変化した時の特性を示すグラフ、第２０゜２１図は本
発明の一実施例の第２９．３０図は他の実施例の表示パ
ネル部の断面図及び平面図、第２２．２３．２５．２６
．２７図はその整流性素子部の断面図、第２４図は工程
説明図、第２８図は第２０．２１図の実施例の各画素の
等価回路である。５１Ｓｌ−８ｎ−８Ｎ　　行電極（走査電極）Ｄ　−、
Ｄ　ｌ−Ｄ　ｍ−Ｄ　Ｍ列電極（ｆ　−夕屯極）ＮＬｌ
ＮＬＮ　Ｍ　非線形抵抗素子ＣＸＣＮ　Ｍ　　　表示要素第３図第４図第５図Ｖ＋ｈ　（Ｖ）第６図 −５５９− 第１１図第１２図　　　　第１３図 ■（ｍＷ／ｃＶｎ２） ■（ｒ−Ｗル〕第１５図第１６図品第１９−図図面のｉ’ｊ’；ｆ（内′ａに変更なし）第２０図第２１図２５１第２９図 −２１５１手続補正書（方式）％式％、事件の表示昭和５７年特許願第１６７９４５号、発明の名称マトリクス表示装置、補正をする者事件との関係　特許出願人電話（東京）３４２−１２３１昭和５８年２月２２日（発送日）５、補正の対象明細書及び図面６、補正の内容明細書及び図面を別紙の通り浄書する（内容に変更なし
）。

Claims

【特許請求の範囲】

（１）複数の行電極及び列電極と、両電極間に配置され
た複数の表示要素と、該表示要素と行電極あるいは列電
極間に並列に互いに逆方向に接続された２組の薄膜整流
性素子群と、該行電極及び列電極に駆動信号を印加する
手段を有するマトリクス表示装置。
（２）薄膜整流性素子は縦方向に積層された構造を有す
る特許請求の範囲第１項記載のマトリクス表示装置。
（３）２組の薄膜整流性素子群はほぼ対称な構造と形状
を有し、光や熱により生成されたキャリアによ蔦電流を
打ち消し合う構造を有する事を特徴とする特許請求の範
囲第１項記載のマトリクス表示装置。
（４）薄膜整流性素子群と表示要素を接続する電極は透
明電極であシ、各薄膜整流゛他素子の一方の面の少なく
とも一部は透明電極で被覆され、各薄膜整流素子には該
透明電極を通じて外部光が入射し得る構造を有する事を
特徴とする特許請求の範囲第１項記載のマトリクス表示
装置。
（５）薄膜整流素子はＰ型半導体層とＮ型半導体層を有
する事を特徴とする特許請求の範囲第′１項記載のマト
リクス表示装置。
（６）Ｐ型半導体層とＮ型半導体層の間には低不純物濃
度の工型半導体層が形成されている事を特徴とする特許
請求の範囲第５項記載のマ）　ＩＪクス表示装置。
（７）低不純物濃度の半導体層の厚さは３〜５００ｎｍ
である事を特徴とする特許請求の範囲第６項記載のマト
リクス表示装置。
（８）Ｐ型半導体層とＮ型半導体層の間には弱いＰ型半
導体層が形成されている事を特徴とする特許請求の範囲
第５項記載のマトリクス表示装置。
（９）Ｐ型土゛導体層からＮ型半導体層迄のＮ型不純物
濃度とＰ型不純物濃度の分布はゆるやかに変化している
事を特徴とする特許請求の範囲第５項記載のマトリクス
表示装置。
（１０）薄膜整流素子の半導体層はアモーファス・シリ
コンよシなる事を特徴とする特許請求の範囲第１項記載
のマトリクス表示装置。
（１１）薄膜整流素子はオラズマＣＶＤ法により形成さ
れる事を特徴とする特許請求の範囲第１項記載のマトリ
クス表示装置。
（１２）薄膜整流素子は光ＣＶＤ法により形成される事
を特徴とする特許請求の範囲第１項記載のマトリクス表
示装置。
（１３）薄膜整流素子はスフ４ツタ法によ多形成される
事を特徴とする特許請求の範囲第１項記載のマトリクス
表示装置。
（１４）薄膜整流性素子の一方の電極は金属であり、該
電極方向からの光を阻止する構造を有する事を特徴とす
る特許請求の範囲第１項記載のマトリクス表示装置。
（１５）薄膜整流性素子は微結晶シリコンよりなる事を
特徴とする特許請求の範囲第１項記載のマトリクス表示
装置。
（１６）薄膜整流性素子は微結晶シリコンよりなる事を
特徴とする特許請求の範囲第１項記載のマトリクス表示
装置。（１７’）　　２組の薄膜１整流性素子群のそれぞれの
組の整流性素子の数は１〜３である事を特徴とする特許
請求の範囲第１項記載のマトリクス表示装置。