JPS5956727A - 電子ビ−ム露光装置 - Google Patents
電子ビ−ム露光装置Info
- Publication number
- JPS5956727A JPS5956727A JP57166708A JP16670882A JPS5956727A JP S5956727 A JPS5956727 A JP S5956727A JP 57166708 A JP57166708 A JP 57166708A JP 16670882 A JP16670882 A JP 16670882A JP S5956727 A JPS5956727 A JP S5956727A
- Authority
- JP
- Japan
- Prior art keywords
- data
- converter
- bits
- gates
- converters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010894 electron beam technology Methods 0.000 title claims description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003190 augmentative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electron Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は１Ｌ子ビーム露光装箇、さらに訂しくはその電
子ビーム露光装置の偏向系のＤＡコンバータに関するも
のでおる。
子ビーム露光装置の偏向系のＤＡコンバータに関するも
のでおる。
（２）従来技術と問題点
電子ビーム露光装置の偏向系に用いるＤＡコンバーター
トシては１８〜２０ビツトのものが必要であるが安易に
できるＤＡコンバータは１２〜１４ビツトのものが通常
である。そこで従来ＯＤＡコンバータとしでは」二位ｍ
ビットをデコードして２７個の定電流（圧）源をｍビッ
トの・データＳで８個オンし下位のデータ（ｒＬ−−）
ビットは１）Ａコンバータに入力して出力をアナログ加
幻していた。
トシては１８〜２０ビツトのものが必要であるが安易に
できるＤＡコンバータは１２〜１４ビツトのものが通常
である。そこで従来ＯＤＡコンバータとしでは」二位ｍ
ビットをデコードして２７個の定電流（圧）源をｍビッ
トの・データＳで８個オンし下位のデータ（ｒＬ−−）
ビットは１）Ａコンバータに入力して出力をアナログ加
幻していた。
しかじか−る方式においてはト１１えは第１図に示すよ
うにデータが０１１１１から１００００に変化する際に
グリッジ現象を発生してこのグリッジ現象が発生してい
る間、偏向を止めて待だなＩｔ）ればならない不便があ
った。さらＶこ２進数をアナログ信号に変換するだめの
スイッチングトランジスタの重み抵抗の不整合によって
ビットの不整合が発生して描画において局所的に間隔が
つまっだシあいたシする欠点があった。
うにデータが０１１１１から１００００に変化する際に
グリッジ現象を発生してこのグリッジ現象が発生してい
る間、偏向を止めて待だなＩｔ）ればならない不便があ
った。さらＶこ２進数をアナログ信号に変換するだめの
スイッチングトランジスタの重み抵抗の不整合によって
ビットの不整合が発生して描画において局所的に間隔が
つまっだシあいたシする欠点があった。
つまりか＼る従来の方式においては電子ビーム露光装置
の最Ｎ要項目である単調増加性を確保するのが困多准で
定電流（圧）源の出力を微妙に調整する必要があった。
の最Ｎ要項目である単調増加性を確保するのが困多准で
定電流（圧）源の出力を微妙に調整する必要があった。
（３）発明の目的
本発明はこれら従来の欠点にかんがみ安価なりＣコンバ
ータを使用して簡単に調整できる単調増加性を確保でき
るＤＡコンバータを有する電子ビーム露光装ｒＪｒ提供
することを目的とするものである。
ータを使用して簡単に調整できる単調増加性を確保でき
るＤＡコンバータを有する電子ビーム露光装ｒＪｒ提供
することを目的とするものである。
（４）発明の構成
この目的は本発明によれば、ｎビットの入力ディジタル
データの上位ｍビットをデコ・−ダ回路に入力するとと
もに、前記上位ｍビットに対応する２ 個のＤＡコンバ
ータを設り、下位ルーｍビットのデータはそれぞれ２
個のグーｌ−を介してそれぞれ２ 個の前記ＤＡコンバ
ークに入力し、前記デコーダ回路はｒｊｉＪ記ｍピント
のデータの内容がＳであれば前記２ｍ個ＯＤＡコンバー
タのうち第１″ａ目から第Ｓ番目までのデータをオール
”１°′とし第Ｓ＋１番目のＤＡコンバータのデータは
前記下位（ルー１ｎ）ビットのデータをそのま＼入力し
。
データの上位ｍビットをデコ・−ダ回路に入力するとと
もに、前記上位ｍビットに対応する２ 個のＤＡコンバ
ータを設り、下位ルーｍビットのデータはそれぞれ２
個のグーｌ−を介してそれぞれ２ 個の前記ＤＡコンバ
ークに入力し、前記デコーダ回路はｒｊｉＪ記ｍピント
のデータの内容がＳであれば前記２ｍ個ＯＤＡコンバー
タのうち第１″ａ目から第Ｓ番目までのデータをオール
”１°′とし第Ｓ＋１番目のＤＡコンバータのデータは
前記下位（ルー１ｎ）ビットのデータをそのま＼入力し
。
第Ｓ＋２番目以降のＤＡコンバータのデータをオール゛
０”になるように前記２ 個のゲートを制御するよ′う
′に構成し、前記２ 個のＤＡコンノヨ−タの出力の和
を電子ビームの偏向用コイルに印加することを特徴とす
る電子ビームｊ”ｊ；光装ばを提供することに上っで達
成され４）。
０”になるように前記２ 個のゲートを制御するよ′う
′に構成し、前記２ 個のＤＡコンノヨ−タの出力の和
を電子ビームの偏向用コイルに印加することを特徴とす
る電子ビームｊ”ｊ；光装ばを提供することに上っで達
成され４）。
（５）発明の実施例
以下本発明の実施例を図ｍ１をＰ照しつＸｉ′Ｃイ１１
１に説明する。
１に説明する。
本発明の要旨とするところはイ１．４向用ＤＡコンノく
一夕を小さいＤＡコンバータをイＶ数個並べ１番目のＩ
）Ａコンバータから順に入出力データをオール” １
”にしてゆくようにしたものであってこの接続を第２図
に示す。
一夕を小さいＤＡコンバータをイＶ数個並べ１番目のＩ
）Ａコンバータから順に入出力データをオール” １
”にしてゆくようにしたものであってこの接続を第２図
に示す。
第２図において入力データは上位ｍビットと下位ｎ−ｍ
ビットに分割されその上位ｍピッＨまデコード回路２に
印加されそのデコード回路２の出力はゲート１（３Ａ）
、ゲート２（３Ｂ）、・・・・・・グー）２（３Ｎ）に
印加される。また下位（ｒＬ−ｍ） ビットはゲート＋
（３Ａ）、 ゲート２（３Ｂ）、・・・・・・グー）
２（３Ｎ）を介してそれぞれＤＡコンバータ１（４Ａ）
、Ｊ）Ａコンバータ２（４Ｂ）、・・・・・・ＤＡコン
バータ （４Ｎ）に印加される。ＤＡコンバータ（４Ａ
〜４Ｎ）の数２ は上位ｍビットに対応する。さらに上
位ｍピントｔまＤＡコンバータ５に印加され。
ビットに分割されその上位ｍピッＨまデコード回路２に
印加されそのデコード回路２の出力はゲート１（３Ａ）
、ゲート２（３Ｂ）、・・・・・・グー）２（３Ｎ）に
印加される。また下位（ｒＬ−ｍ） ビットはゲート＋
（３Ａ）、 ゲート２（３Ｂ）、・・・・・・グー）
２（３Ｎ）を介してそれぞれＤＡコンバータ１（４Ａ）
、Ｊ）Ａコンバータ２（４Ｂ）、・・・・・・ＤＡコン
バータ （４Ｎ）に印加される。ＤＡコンバータ（４Ａ
〜４Ｎ）の数２ は上位ｍビットに対応する。さらに上
位ｍピントｔまＤＡコンバータ５に印加され。
ＤＡコンバータ４Ａ、 ４Ｂ、・・・・・・、４Ｎ、５
の出力は増幅器６にて加算されて偏向コイル７に印加沁
れる。
の出力は増幅器６にて加算されて偏向コイル７に印加沁
れる。
デコード回路＆；ｌ：例えば９本発明においてｍビット
を４ビツトと仮定すると２進１６進変換器で構成され４
ビツトの２進符号を１６進数に変換しその出力をゲート
回路３Ａ、 ３Ｂ、 ・・・・・３Ｎに印加する。各
ゲート回路３Ａ、 ３Ｂ、・・・・・・３Ｎの詳細回路
を第３図に示す。第３図において各グー）１１Ａ。
を４ビツトと仮定すると２進１６進変換器で構成され４
ビツトの２進符号を１６進数に変換しその出力をゲート
回路３Ａ、 ３Ｂ、 ・・・・・３Ｎに印加する。各
ゲート回路３Ａ、 ３Ｂ、・・・・・・３Ｎの詳細回路
を第３図に示す。第３図において各グー）１１Ａ。
１１Ｂ、・・・・・・ＩＩＮはデコード回路５の出力Ａ
ｉ、 Ｂｉが印加され、一方、下位ｎ−ｍビットデータ
が印加される。つぎに各ゲート回路１１Ａ、 ＩＩＢ、
・・・。
ｉ、 Ｂｉが印加され、一方、下位ｎ−ｍビットデータ
が印加される。つぎに各ゲート回路１１Ａ、 ＩＩＢ、
・・・。
１１Ｎの内部の詳細回路は第４図のごとくアンド回路Ａ
ＮＤＩ、ＡＮＤ２．ＡＮＤ３ およびメア回路ＱＲに
よって第１゛ｑ成さノしている。
ＮＤＩ、ＡＮＤ２．ＡＮＤ３ およびメア回路ＱＲに
よって第１゛ｑ成さノしている。
第４図の回路ｔよつぎのどとく動作する。ずなわぢ
（イ） Ａ？＝１． Ｂ乙＝１ であればＡＮＤ２
の出力が１となるからデータの有無にか５わらず１”が
出力されてＤＡコンバータに送られる。
の出力が１となるからデータの有無にか５わらず１”が
出力されてＤＡコンバータに送られる。
（口’ｌ Ａｉ＝ １． Ｂｉ＝ ０ で必ｉ１〜
ばＡＮＤ］ の出力＆、−１” １ ’“となりＡＮＤ
２の出力け０°゛となるのでデータの出力が生き、オア
回路ＯＲをへてＤＡコンバータに印加される。
ばＡＮＤ］ の出力＆、−１” １ ’“となりＡＮＤ
２の出力け０°゛となるのでデータの出力が生き、オア
回路ＯＲをへてＤＡコンバータに印加される。
（ハ）ｋｉ ＝ Ｏ，Ｂｉ ＝ ０であればＡ、ＮＤ
］およびＡＮＬ）２の出力が０°゛であるからデータの
有無１／Ｃ７＞ｒ＼ワラスオア回路ＯＲをへてＬ）Ａコ
ンバータにＨＪ加される出力は”０”である。
］およびＡＮＬ）２の出力が０°゛であるからデータの
有無１／Ｃ７＞ｒ＼ワラスオア回路ＯＲをへてＬ）Ａコ
ンバータにＨＪ加される出力は”０”である。
↓゛Ｌ上のことから第２図の回路ＯＤＡコンバータ４Ａ
〜４Ｎの出力が第５図のごとくなることは明らかである
。第５図においてはｍが４の場合すなわち４ビツトでＤ
Ｃコンバータの数が１６個の場合を示す。図において上
欄のＡ。、Ｂ６．ＡＩ、・・・・はデコーダ回路５の出
力を、左側欄の０：０ｆ）ＯＯ。
〜４Ｎの出力が第５図のごとくなることは明らかである
。第５図においてはｍが４の場合すなわち４ビツトでＤ
Ｃコンバータの数が１６個の場合を示す。図において上
欄のＡ。、Ｂ６．ＡＩ、・・・・はデコーダ回路５の出
力を、左側欄の０：０ｆ）ＯＯ。
１：（＋００１． ・・・・・・等はデコーダ回路の入
力を示し。
力を示し。
中央の欄Ｖよ左側のデコーダ回路の入力に対応するＤＡ
コンバータ４Ａ、 ４Ｂ、・・・・・・、４Ｎの出力を
示す。
コンバータ４Ａ、 ４Ｂ、・・・・・・、４Ｎの出力を
示す。
々お第２図においてＤＡコンバータ５はつぎのごとき機
能を有する。２ のＤＣコンバーターのステップ０００
０１１１１ とステップ０００１００００に１一般に
同レベルであるからここにおいてＪステップ脱落する。
能を有する。２ のＤＣコンバーターのステップ０００
０１１１１ とステップ０００１００００に１一般に
同レベルであるからここにおいてＪステップ脱落する。
ＩＪＡコンバータ５は００００１１１ルベル、！： ０
００１００００レベルとの間に１スアノグの差を設ける
ための調整回路である。
００１００００レベルとの間に１スアノグの差を設ける
ための調整回路である。
（６） 発明の効果
以上詳細に示したごとく本発明によれに安価にできるＩ
）Ａコンバータを用いて、調砿がｆｉｉ］単で単調増加
性を確保−Ｊ−る′Ｉル子ビームに：・τ光装「ｊを提
供するこ去ができる。
）Ａコンバータを用いて、調砿がｆｉｉ］単で単調増加
性を確保−Ｊ−る′Ｉル子ビームに：・τ光装「ｊを提
供するこ去ができる。
第１図ＩＪ従来の電子ビーム露光装置の欠点であるグリ
ッジｙ′Ｉ、象を説明する図、第２図は本発明にか＼る
装置のＤＡコンバータの回路図、第３図（Ｊ５１） ２
図のゲート回路の詳細回路しＪ、第４図ｔｉ第３図のゲ
ートの詳細回路図、第５ ［ｊ）（ｌ ＆：ｉ亀２１ン
１の回路のＰｊ１作説明図、第６図は２１４２図のＩ）
Ａコンバータ５のル）１作弗も四回である。 図においてＪが１ＩＪｊＶＩ人カデータ、 ２がデコー
ダ回路、 ３Ａ〜３Ｎがゲート回路、 ４Ａ〜４Ｎ
および５がＩ）Ａコンバータ、 ］ＩＡ〜ＩＩＮがゲ
ート、 ＡＮＤ １． ＡＮＤ ２． ＡＮＩ）・
３がアンド回路。 ０■むがオア回路である。 特許出願人 富士通株式会社 特許出願代理人 弁理士 宵 木 朗 弁理士西舘和之 弁理士 内 １）幸 男 弁理士 山 口 昭 之 ＯＡ（、：へ 第５図 Ａｏ ＡＩ Ａ２ Ａ３ −−−−−−−−−
Ａｓ５ＢＯＢＩ８２Ｂ３−−−−−−−一−ＢＩ４８
＋５第６図 ０
ッジｙ′Ｉ、象を説明する図、第２図は本発明にか＼る
装置のＤＡコンバータの回路図、第３図（Ｊ５１） ２
図のゲート回路の詳細回路しＪ、第４図ｔｉ第３図のゲ
ートの詳細回路図、第５ ［ｊ）（ｌ ＆：ｉ亀２１ン
１の回路のＰｊ１作説明図、第６図は２１４２図のＩ）
Ａコンバータ５のル）１作弗も四回である。 図においてＪが１ＩＪｊＶＩ人カデータ、 ２がデコー
ダ回路、 ３Ａ〜３Ｎがゲート回路、 ４Ａ〜４Ｎ
および５がＩ）Ａコンバータ、 ］ＩＡ〜ＩＩＮがゲ
ート、 ＡＮＤ １． ＡＮＤ ２． ＡＮＩ）・
３がアンド回路。 ０■むがオア回路である。 特許出願人 富士通株式会社 特許出願代理人 弁理士 宵 木 朗 弁理士西舘和之 弁理士 内 １）幸 男 弁理士 山 口 昭 之 ＯＡ（、：へ 第５図 Ａｏ ＡＩ Ａ２ Ａ３ −−−−−−−−−
Ａｓ５ＢＯＢＩ８２Ｂ３−−−−−−−一−ＢＩ４８
＋５第６図 ０
Claims (1)
- ｎビットの入力ディジタルデータの上位ｍビットをデコ
ーダ回路に人力するとともに、前記上（Ｉｎビットに対
応する２″１個ＯＤＡコンバータを設け、下位ｎ−ｍビ
ットのデータはそれぞれ２ 個のゲートを介してそれぞ
れ２ 個の前記ＤＡコンバータに入力し、前記デコーダ
回路は前記ｍビットのデータの内容がＳであれば前記２
個のＤＡコンバータのうち第１番目から第Ｓ番目まで
のデータ乞オール”］“とじ第Ｓ＋１番目ＯＤＡコンバ
ータのデータは前記下位（４１−ｍ）ビットのデータを
そのま＼入力し、 第８＋２番目以降のＤＡコンバータ
のデータをオール”０″になるようにＭｉｌ記２ 個の
ゲート衾制御するように構成し、前記２ 個ＯＤＡ コ
ンバータの出力の和を霜５子ビームの偏向用コイルに印
加することを重機とする電子ビーム露光装四′。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57166708A JPS5956727A (ja) | 1982-09-27 | 1982-09-27 | 電子ビ−ム露光装置 |
| DE8383305708T DE3380892D1 (en) | 1982-09-27 | 1983-09-26 | Deflection system in an electron beam exposure device |
| EP83305708A EP0104917B1 (en) | 1982-09-27 | 1983-09-26 | Deflection system in an electron beam exposure device |
| US06/536,467 US4583077A (en) | 1982-09-27 | 1983-09-27 | Deflection system in an electron beam exposure device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57166708A JPS5956727A (ja) | 1982-09-27 | 1982-09-27 | 電子ビ−ム露光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5956727A true JPS5956727A (ja) | 1984-04-02 |
| JPS6325497B2 JPS6325497B2 (ja) | 1988-05-25 |
Family
ID=15836282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57166708A Granted JPS5956727A (ja) | 1982-09-27 | 1982-09-27 | 電子ビ−ム露光装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4583077A (ja) |
| EP (1) | EP0104917B1 (ja) |
| JP (1) | JPS5956727A (ja) |
| DE (1) | DE3380892D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016096204A (ja) * | 2014-11-13 | 2016-05-26 | 株式会社ニューフレアテクノロジー | 出力調整方法及び電子線描画装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4998108A (en) * | 1990-07-30 | 1991-03-05 | International Business Machines Corporation | Large range, high speed, high accuracy digital-to-analog converter |
| US5784019A (en) * | 1997-01-30 | 1998-07-21 | National Semiconductor Corporation | Digital to analog converter for generating distributive analog control signals utilizing digital signal generator and control signal generator |
| US6133987A (en) * | 1998-10-22 | 2000-10-17 | Nikon Corporation | Technique for reducing pattern placement error in projection electron-beam lithography |
| DE202011108664U1 (de) | 2011-12-06 | 2013-03-07 | Ziegelmundstückbau Braun GmbH | Mundstück |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4338592A (en) * | 1980-02-11 | 1982-07-06 | Hybrid Systems Corporation | High accuracy digital-to-analog converter and transient elimination system thereof |
| US4412208A (en) * | 1980-09-16 | 1983-10-25 | Nippon Telegraph & Telephone Public Corporation | Digital to analog converter |
| JPS57194625A (en) * | 1981-05-27 | 1982-11-30 | Nec Corp | Digital to analog converter |
| US4430642A (en) * | 1981-10-02 | 1984-02-07 | Westinghouse Electric Corp. | Digital-to-analog converter |
-
1982
- 1982-09-27 JP JP57166708A patent/JPS5956727A/ja active Granted
-
1983
- 1983-09-26 DE DE8383305708T patent/DE3380892D1/de not_active Expired
- 1983-09-26 EP EP83305708A patent/EP0104917B1/en not_active Expired
- 1983-09-27 US US06/536,467 patent/US4583077A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016096204A (ja) * | 2014-11-13 | 2016-05-26 | 株式会社ニューフレアテクノロジー | 出力調整方法及び電子線描画装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6325497B2 (ja) | 1988-05-25 |
| EP0104917A2 (en) | 1984-04-04 |
| EP0104917B1 (en) | 1989-11-23 |
| DE3380892D1 (en) | 1989-12-28 |
| EP0104917A3 (en) | 1987-01-14 |
| US4583077A (en) | 1986-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6284916B2 (ja) | デジタル／アナログ変換器においてスイッチンググリッチを基準化するための補償型電流セル | |
| JP3062035B2 (ja) | Ｄ／ａコンバータ | |
| US4412208A (en) | Digital to analog converter | |
| TWI427934B (zh) | 具分享校準之數位至類比轉換器 | |
| JPS63104523A (ja) | デジタル／アナログ変換装置 | |
| JPS5922260B2 (ja) | デ−タシフト装置 | |
| JPS5956727A (ja) | 電子ビ−ム露光装置 | |
| US4665381A (en) | Digital-to-analog converter | |
| JP3199115B2 (ja) | デジタル・アナログ変換回路 | |
| JPH0621814A (ja) | 正及び負のデジタル入力値の両方に対し精密な直線出力を有するデジタル・アナログ変換器 | |
| US4308526A (en) | Binary to one of N decoder having a true and a complement output | |
| KR880004651A (ko) | 반도체 집적회로 | |
| DE3490343T (de) | Digital/Analog-Wandlerbaugruppe | |
| KR100707304B1 (ko) | 전류 출력형 디지털/아날로그 변환기 | |
| JPS59107629A (ja) | アナログデジタル変換器 | |
| GB915630A (en) | Improvements in switching circuits | |
| JPS62166622A (ja) | Ｄａコンバ−タ | |
| JPH0376429A (ja) | Ｄ／ａ変換器 | |
| US8085174B2 (en) | Current-mode DAC capable of prospective correction | |
| JPH01105617A (ja) | デジタル補正回路 | |
| JPH0430036B2 (ja) | ||
| KR20240106009A (ko) | 디스플레이 장치 | |
| JPH1185467A (ja) | 選別方法および選別回路 | |
| JPH05259915A (ja) | 電流加算型ｄ／ａ変換器 | |
| JPH01126828A (ja) | ２値−４値変換回路 |