JPS595650A - ハイブリツドソリツドステ−ト電子デバイス等のための気密封止パツケ−ジ - Google Patents

ハイブリツドソリツドステ−ト電子デバイス等のための気密封止パツケ−ジ

Info

Publication number
JPS595650A
JPS595650A JP58062394A JP6239483A JPS595650A JP S595650 A JPS595650 A JP S595650A JP 58062394 A JP58062394 A JP 58062394A JP 6239483 A JP6239483 A JP 6239483A JP S595650 A JPS595650 A JP S595650A
Authority
JP
Japan
Prior art keywords
annular frame
substrate
package
cover plate
package according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58062394A
Other languages
English (en)
Other versions
JPS6220700B2 (ja
Inventor
ウイルソン・ノ−ブル・ミラ−
オ−マル・エドワ−ド・グレイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
US Government
Original Assignee
US Government
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by US Government filed Critical US Government
Publication of JPS595650A publication Critical patent/JPS595650A/ja
Publication of JPS6220700B2 publication Critical patent/JPS6220700B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Packages (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はハイブリッドソリッドステートデバイスや小さ
な電気機械装置等のための気密刺止パッケージに関する
。
電子技術においては、電気機械的又はハイブリッド半導
体装置等に課せられる環境条件の多くを安定化するため
に、これらの素子をカブ七ルに入れることが求められる
。このカプセル化又はパッケージ化は柚々に実行されて
きている。特に、気密封止が求められるところではガラ
ス−金属の給電電極をもつ金属封止が標準的アプローチ
である。
パッケージが小さくなり、かなりの車圧、電力レベルが
かけられるとき、慣用的なガラス−金属給電電極は製造
が難しく、比較的高価となる。更に、このような封止は
突発的な機械的圧力による破損にさらされている。
本発明で考えている形式や大きさの先行技術のパッケー
ジは、コバルト、鉄、アルミニウム、銅、モリブデン、
セラミック材料のような材料から作られ、それらの材料
すべてが比較的重く、コスト的に高いものである。
公知の関連する先行技術は次の特許文献に典型的に記載
されている。
米国特許第３，６２１，１１２号は、電極を通しての給
電のために後述のガラス−金属封止をもつ鉄を含む金属
の封止を提供している。
米国特許第３，５７５，５４６号は、気密でなくまた放
熱特性を与えない「スナップイン」ヘッダをもつプラス
チック本体を示している。
米国特許第３，５４８，０７６号はソリッドステートハ
イブリッドに対する金属封止の更に典型的なものである
。ガラス−金属封止はなかに封入されるハイブリットλ
の接続に求められる比較的多数の電極を備えることが示
されている。
米国特許第３，５３８，５９７号はマイクロ回路等を含
む「フラットパック」のためのカバー板を取扱っている
。コバルトのカバー板（蓋）は金属のハウジングの上に
ハンダ付けされる（そこを通る電極の絶縁は示されてい
ないが）。
米国特許第２．９５２．６８４号は典型的な初期の形式
の修理できないカプセル化したデバイスのようである。
多くの独立したパーツが比較的大きな１つのパワートラ
ンジスタパッケージの中に含まれている。
米国特許第３，４１９．７６３号は複数の独立したソリ
ッドステートデバイスを並列に並らべたものを考えてお
り、その中では放熱特性をもつ刺止されたハウジング構
造となっている。電極が基板を通る一般的なガラス−金
属封止と上板貫通のためのメタライズセラミック封止が
このパッケージには要求され、全体の重置は明らかに比
較的大きいものである。
米国特許第３．４３３，８８５号は単一のパワー半導体
デバイスのための他のオール金属封止のものである。こ
の封止は半導体ハイブリッドのような多電極回路には採
用されず、また、比較的重い。
上述したようなものを含む先行技術のデバイスは製造コ
ストが高く、重量が重く、多電極接続が要求されるとこ
ろでは採用性が薄いという弱点に悩されている。ガラス
−金属とがセラミックー金属封止が使われるところでは
どこでも削りくず、ｖ１…１、ヘルメチックシールの損
失、電気的破壊トいう危険がある。このような封止を通
り電極にかかる慧図されない機械的圧力はこのような損
傷や糺いて起こる電極の破壊の危険を増大させる。
本発明は小型の電子デバイスや電子機械デバイス、持に
ソリッドステートハイブリッドのような多電極接続デバ
イスのための軽ｈ″′Ｃ廉価に組立てられ気密封止ので
きる修理可能なパッケージを含んでいる。
ポリアミド−イミドプラスチック材料から成る塑造され
た環状フレームがアルミニウムや銅のような熱伝導率の
蔦い材料で作られた基板に淵に沿って［１される。基板
と接着する現状フレームの周辺表面領域部の基板を貫く
せん孔が塑造過程中に基板と環状フレームとの接着を可
能とする。環状フレームのプラスチック材料は単一の塑
造ステップでこれらのせん孔へ流れ込む。
電極は同時に環状フレームにモールドされる。
これらの電極は「Ｌ型」の金メッキされた銅線で、それ
らは外部突出から基板に関して正常方向に広がるように
環状フレームの壁に埋め込まれている。
電極は内部空間に入れられるソリッドステートデバイス
等と接続される必要から環状フレームの内部空間方向に
突出るように、プラスチックの環状フレームの壁のある
決まった点で曲げられる（必ずしも９０°に曲げる必要
はない）。これらのデバイスは本漬的に熱を発生するタ
イプのものであり、封止内の基板表面と熱的に接触され
る。基板の外部表面はより大きな放熱器への慣用的取付
けにむいている。一般に基板は平らで基板と外部放熱器
とのＩＭｉには熱伝導性の充填材料をつめ、外ｔｆＰＳ
放熱器へ取付けられる。
提供される気密封止は環状フレームの淵の上をカバー板
で被って完成される。好ましくは環状７レームと同じプ
ラスチック材料から成るカバー板は環状フレームの淵に
沿ってメタライズされる。
そのためカバー板は正しい場所に慣用的なハンダイ１け
で取付けられ、必要ならハンダを融がして取除くことが
できる。カバー板は他の方法、例えばエポキシ接着で取
付けることもできる。
本発明の実施例について説明する。図１．２において、
基板１０が環状フレームの塑造過程で環状フレーム１１
に取付けられる。図２でせん孔２１は伽の部分２２が拡
大しており、現状フレーム１１の塑造過程で環状フレー
ム１１の構成要素である「ピン」が形成され、環状フレ
ームの淵を基板ときつい接触状態に保つように作用する
。使われるプラスチック材料は急速にせん孔２１と頭の
部分２２に流れ込み、現状フレーム２１本体が固まると
き、その中で固まる。また、プラスチック材料と基板１
０とはそれらが接触する面で本来的な直接接着もする。
環状フレームの形は特に図１に表わされており、図２の
カバー板１２は好ましくは環状フレームの周辺と同じ周
辺形をもっている。
注目すべきは複数の電、イ萌（１７，１８，１９゜２０
が典型であるが）広がっており、環状フレームの側壁の
肉厚部分’１５．１６中に埋め込まれており、それによ
って電極はカバー板にじゃまされないことである。ある
定められた点で（必ずしも整列される必要はない）、電
極は基板１０とカバー板１２によって封止される環状フ
レーム１１の内部容積内に入るように内側に曲げられる
。電極が内部容積に入る点は内部に入る回路に合わせて
ずらされる。
示されるような電極の構成によって、（ガラス−金属封
止をしばしば破壊するタイプの）機械的破損に対する抵
抗力は先行技術の構成によって与えられるものよりはる
かに優っている。
外部へ伸びている典型的な電極の端が図６の１８ａ、　
２Ｑａに見られる。基板１０に環状フレーム１１を塑造
することに加えて、前述の電極は同じ塑造過程中に正し
い位置にモールドされる。更に、４つのネジ差込み（１
４）が環状フレーム自体に塑造され、外部放熱器から底
部１０ａを通じこれらの差込みへネジ止めすることによ
って完全に組立てへ結合される。せん孔２１はこのよう
なネジに対し、渦動程な空間を与える。
環状フレーム１１とカバー板１２の好ましい材料は、一
般に°γモルファスポリマに分類されるポリアミド−イ
ミドサーモプラスチックである。このような材料はアモ
フ化学株式会社の登録商標名「トーロン」が利用でき、
注入塑造に対して理想的である。３０％のグラスファイ
バと１％のＦＴ？Ｅ（ポリテトラフルオロエチレン）を
もつトーロン５０３０という標準グレードの製品が利用
できる。固まったときトーロンはたいへん強く、６００
ボルト／ミリメートルのオーダーの絶縁の強゛さと、少
なくとも１．２Ｘ１０１７オーム・センチメートルの体
積抵抗をもつ。１．Ｊ、に有利な本発明の１つの用途は
１００ｏボルトまでの電圧で働くハイフリット回路と関
連している。グラスファイバの添加は銅の基板１０と向
がい合っている環状フレームの膨張係数の釣り合いを改
晋する。
接触面１３での環状フレーム１１の端表面とトーロン力
バー板１２の適合する部分のメタライズはメッキ、スパ
ッタリング、連続焼きを行う塗料、その他の慣用的過程
でなされる。）−ｏン拐料はよくメタライズに適合し、
面１６での気密封止のために予しめハンダが挿入され誘
導過熱その他の慣用的手段で過熱される。
注入塑造過程に要求される道具は塑造中に電極を正しい
位置に保持することを含めて周知の技法で与えられる。
電極は一般に銅であり、トーロン塑造との接着は通常用
いられている金メッキによってより強くなる。
本発明の典型的なパッケージの物理サイズの概念を与え
る寸法は次のとおりである。
寸法　　センチメートル ａ　　　　　１２．１９ ｂ　　　　　　３．０５ ａ　　　　　　Ｏ，１８ ａ　　　　　　１．０２ ０．５１ ｆ　　　　　所望による ｇ　　　　　　Ｏ，２３ ｈ　　　　　　Ｏ，１８ ｊ　　　　　　Ｏ，５１ ｋ　　　　　制約による 寸法Ｘに影響する制約は半導体要素の高さ、電圧要件、
ハイブリットとのボンディング装置の届く能力を含んで
いる。
この寸法は４つの０．６３５Ｘ０．６３５七ンチメート
ル（０，２５ｘＯ，２５インチ）半導体チップに連続的
に４０ワツトの熱を放散させるのに適応される。発生し
た熱は基板１０とチップとの熱的接触によって取除かれ
、基板１０から外の放熱器へ放出される。
図６は図２と同じ構造であり、９０’ＴＦ４Ｊ転した方
から見たものである。トーロン力バー板１２はふつうＱ
、５　ｃ　ｍの厚さである。環状フレームの壁厚は具体
化で異なるが、比較的薄い部分でも適当な強度と不変性
を与えることができる。トーロン材料は２７０００のオ
ーダーの温度で状態変化する。
更に、それは核や紫外線の放射に耐え、フレームレター
ダンシーに対して９４Ｖ−０（ｌｉ者の研究所の評価で
）と評価され、硬化の後では外の気体と無縁である。封
を開けられたとき、それは実質的に化学的寸法的変化を
起こさずに２１°０で重量比で最大０．２２％の水を吸
収し、放出する。
トーロン材料は金属の優秀な代用品であり、優秀な強度
その他の特性を与える。本発明によれば組立て物の全重
量は最も軽い構造の金属で精巧に作ったパッケージの半
分のオーダーである。そしてそれはコバルト、鉄を含む
金属、セラミック手段と比較してはるかに軽い。
前述のことから明らかなことは製造コストが同じ目的の
ための慣用的先行技術のパッケージよりはるかに安いこ
とである。これは環状フレームと基板との結合、電極の
埋め込みが１行程の塑造過程でなされるからである。
もう一度強調したいことは、埋め込まれた電極構造はね
じりや他の機械的圧力や振動や熱的ショックに対して大
いに抵抗性をもつことである。これらの影豐は先行技術
の気密封止に破損を起こすことのできるものである。
比較的安いコストと他の利点という点で、本発明は航空
システム、電気自動車、工業設備、船舶エレクトロニク
ス、太陽電池アレイ、人工衛星や他の宇宙船という広い
分野での使用に応用される。
【図面の簡単な説明】
第１図は本発明の一実施例であり、基板と環状フレーム
が結合され、カバー板がされていないパッケージの平面
図である。 第２図はカバー板をされた第１図のパッケージの側面図
である。 第６図は第２図のパッケージのＩＩｊｒ面図である。 １０・・基　板　　　　　１１・・環状フレーム１２・
・カバー板　　　　１４・・差込み１５．１６・・環状
フレームの肉厚部 １７、１８．１９．２０・・電極 ２１・・せん孔 ２２・・せん孔頭部 ＦＩＧ、Ｉ ＦＩＧ、２ ＦＩＧ、　３

Claims (1)

  1. 【特許請求の範囲】 （１）第１の表面に沿って熱的接触の状態で少なくとも
    １つの電子要素がマウントされ、外部放熱器の表面と熱
    的接触の状態でマウントされるように作られた第２の表
    面（１０ａ）をもつ熱伝導基板（１０）と、 第１の端表面の周囲で前記基板の第１の表面と接着され
    るように塑造され、側面（１５）には少なくとも１つの
    電極（１７）がモールドされている絶縁塑造材料から成
    る環状フレーム（１１）と、前記環状フレームの第２の
    端表面（１６）に封止される紙状プラスチック材料によ
    るカバー板（１２）とから成り、 前記第２の環状フレームの端表面と前記カバー板の対応
    する領域とはメタライズされ、前記メタライズされた環
    状フレームの端表面とメタライズされたカバー板領域は
    互いにハンダ付けされるところの気密封止されたソリッ
    ドステート電子パッケージ。 Ｑ）前記プラスチック環状フレームはアモルファスポリ
    マポリアミド−イミド材料から成ることを特徴とする特
    許請求の範囲第１項記載のパッケージ。 （６）前記基板は銅又はアルミニウムからなることを特
    徴とする特＃）請求の範囲第２項記載のパッケージ。 ４）前記基板は前記環状フレームの前記第１の端表面と
    対向するところに複数のせん孔（２１）を含み、前記環
    状フレームは前記基板に対して前記環状フレームを結合
    するための部品として前記せん孔へ伸びている前記環状
    フレームの構成要素である前記サーモプラスチックのビ
    ンを含むことを特徴とする特Ｆ１１’請求の範囲第２項
    又は第６項記載のパッケージ。 ６）前記環状フレームの前記ポリアミド−イミド拐料は
    約６０％のグラスファイバと１％のＦＴＦＩＩ！で作ら
    れていることを特徴とする特許請求の範囲第２又は第３
    又は第４項記載のパッケージ。 （６）前記せん孔の少なくともいくつかは前記基板の第
    ２の表面付近で拡大した直径部分（２２）をもち、前記
    ピンは前記環状フレームの前記基板の第１の表面に結合
    するための前記基板の第２の表面付近にせん孔と釣り合
    った拡大した端部をもつことを特徴とする特許請求の範
    囲第４項記載のパッケージ。 ｑ）前記電極はＬ型の導体であり、前記り型の第１の足
    は前記環状フレームの壁厚内に外部接続点から前記現状
    フレームのある点まで広がっており、前記ある点で前記
    電極は前記環状フレーム内の内部容積の方へ前記り型の
    第２の足を形成するように曲げられることを特徴とする
    特許請求の範囲第１項ないし第６項記載のパッケージ。 （８）前記環状フレームの側壁は前記電極をとり囲む前
    記カバー板を越えて横方向外側へ厚さが増しており、そ
    れによって前記電極の第１の足は前記カバー板に関し横
    方向外側を通ることを特徴とする特許請求の範囲第７項
    記載のパッケージ。 Ｑ）前記環状フレームとカバー板の前記メタライズされ
    た部分はハンダののせられた銅の領域であることを特徴
    とする特許請求の範囲第１項ないし第８項記載のパッケ
    ージ。
JP58062394A 1982-06-25 1983-04-11 ハイブリツドソリツドステ−ト電子デバイス等のための気密封止パツケ−ジ Granted JPS595650A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/392,093 US4750031A (en) 1982-06-25 1982-06-25 Hermetically sealable package for hybrid solid-state electronic devices and the like
US392093 1982-06-25

Publications (2)

Publication Number Publication Date
JPS595650A true JPS595650A (ja) 1984-01-12
JPS6220700B2 JPS6220700B2 (ja) 1987-05-08

Family

ID=23549223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58062394A Granted JPS595650A (ja) 1982-06-25 1983-04-11 ハイブリツドソリツドステ−ト電子デバイス等のための気密封止パツケ−ジ

Country Status (6)

Country Link
US (1) US4750031A (ja)
EP (1) EP0098028A3 (ja)
JP (1) JPS595650A (ja)
KR (1) KR860001057B1 (ja)
CA (1) CA1210874A (ja)
NO (1) NO831333L (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4677526A (en) * 1984-03-01 1987-06-30 Augat Inc. Plastic pin grid array chip carrier
FR2584864B1 (fr) * 1985-07-11 1988-05-27 Sept Doloy Sa Realisation de peignes de connexions pour boitiers hermetiques destines a la microelectronique
FR2618629B1 (fr) * 1987-07-23 1993-04-23 Telecommunications Sa Boitier hermetique pour circuit electronique hybride
US5170245A (en) * 1988-06-15 1992-12-08 International Business Machines Corp. Semiconductor device having metallic interconnects formed by grit blasting
DE3837974A1 (de) * 1988-11-09 1990-05-10 Telefunken Electronic Gmbh Elektronisches steuergeraet
US5057903A (en) * 1989-07-17 1991-10-15 Microelectronics And Computer Technology Corporation Thermal heat sink encapsulated integrated circuit
US5015207A (en) * 1989-12-28 1991-05-14 Isotronics, Inc. Multi-path feed-thru lead and method for formation thereof
DE69104349T2 (de) * 1990-02-14 1995-05-24 Endevco Corp Oberflächenmontierbarer piezokeramischer beschleunigungsmesser sowie verfahren zu seiner herstellung.
US5256902A (en) * 1991-08-14 1993-10-26 Vlsi Technology, Inc. Metal heatsink attach system
JP2956363B2 (ja) * 1992-07-24 1999-10-04 富士電機株式会社 パワー半導体装置
US5265321A (en) * 1992-09-22 1993-11-30 Microelectronics And Computer Technology Corporation Integrated circuit structure with heat exchanger elements secured thereto and method of making
US5344795A (en) * 1992-09-22 1994-09-06 Microelectronics And Computer Technology Corporation Method for encapsulating an integrated circuit using a removable heatsink support block
US5309321A (en) * 1992-09-22 1994-05-03 Microelectronics And Computer Technology Corporation Thermally conductive screen mesh for encapsulated integrated circuit packages
US5539151A (en) * 1992-09-25 1996-07-23 Vlsi Technology, Inc. Reinforced sealing technique for an integrated-circuit package
DE4325942C2 (de) * 1993-08-03 1995-05-18 Duerrwaechter E Dr Doduco Hybridrahmen
JP3316714B2 (ja) * 1994-05-31 2002-08-19 三菱電機株式会社 半導体装置
JP5244282B2 (ja) * 2001-06-07 2013-07-24 リキッドメタル テクノロジーズ，インコーポレイティド 電子機器用およびフラットパネルディスプレー用の改良金属フレーム
US7135768B2 (en) * 2001-09-06 2006-11-14 Silicon Bandwidth Inc. Hermetic seal
WO2006033772A2 (en) * 2004-08-27 2006-03-30 Electro Ceramic Industries Housing for accommodating microwave devices
DE102006012450B4 (de) * 2006-03-17 2018-03-29 BSH Hausgeräte GmbH Vorrichtung zum Trocknen eines eine klumpfähige Füllung enthaltenen Textilstücks
US8358003B2 (en) * 2009-06-01 2013-01-22 Electro Ceramic Industries Surface mount electronic device packaging assembly
US8422229B2 (en) * 2009-06-25 2013-04-16 Oracle America, Inc. Molded heat sink and method of making same
DE102013102829B4 (de) * 2013-03-20 2017-10-19 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Anordnung hiermit
US9345169B1 (en) 2014-11-18 2016-05-17 International Business Machines Corporation Liquid-cooled heat sink assemblies
US9865522B2 (en) 2014-11-18 2018-01-09 International Business Machines Corporation Composite heat sink structures
US10265812B2 (en) 2015-08-12 2019-04-23 International Business Machines Corporation Liquid-cooled, composite heat sink assemblies

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5091269A (ja) * 1973-12-12 1975-07-21
JPS5098275A (ja) * 1973-12-26 1975-08-05

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3155766A (en) * 1961-02-14 1964-11-03 Technitrol Inc Electrical component assemblage and casing therefor
BE635452A (ja) * 1962-06-09
US3404213A (en) * 1962-07-26 1968-10-01 Owens Illinois Inc Hermetic packages for electronic components
US3236936A (en) * 1962-07-30 1966-02-22 Corneil Dubilier Electric Corp Miniature electrical component with protected terminal-wire connections
DE1439460A1 (de) * 1964-10-19 1968-12-12 Siemens Ag Elektrisches Bauelement,insbesondere Halbleiterbauelement,mit einer aus isolierendemStoff bestehenden Huelle
US3430835A (en) * 1966-06-07 1969-03-04 Westinghouse Electric Corp Wire bonding apparatus for microelectronic components
US3693239A (en) * 1969-07-25 1972-09-26 Sidney Dix A method of making a micromodular package
US3789341A (en) * 1971-01-29 1974-01-29 Olivetti & Co Spa Circuit package
US3767839A (en) * 1971-06-04 1973-10-23 Wells Plastics Of California I Plastic micro-electronic packages
US3829598A (en) * 1972-09-25 1974-08-13 Hutson Ind Inc Copper heat sinks for electronic devices and method of making same
GB1397181A (en) * 1973-01-16 1975-06-11 Lucas Electrical Co Ltd Film circuit assemblies
US4126758A (en) * 1973-12-03 1978-11-21 Raychem Corporation Method for sealing integrated circuit components with heat recoverable cap and resulting package
US4012579A (en) * 1975-02-21 1977-03-15 Allen-Bradley Company Encapsulated microcircuit package and method for assembly thereof
JPS5386576A (en) * 1977-01-10 1978-07-31 Nec Corp Package for semiconductor element
GB2039931B (en) * 1978-08-04 1983-05-18 Toray Industries Heat resistant molding resin composition
US4303934A (en) * 1979-08-30 1981-12-01 Burr-Brown Research Corp. Molded lead frame dual in line package including a hybrid circuit
FR2479564A1 (fr) * 1980-03-26 1981-10-02 Thomson Csf Boitier d'encapsulation pour module de puissance en circuit hybride
US4331831A (en) * 1980-11-28 1982-05-25 Bell Telephone Laboratories, Incorporated Package for semiconductor integrated circuits
US4330683A (en) * 1980-12-03 1982-05-18 Bell Telephone Laboratories, Incorporated Encapsulation for semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5091269A (ja) * 1973-12-12 1975-07-21
JPS5098275A (ja) * 1973-12-26 1975-08-05

Also Published As

Publication number Publication date
CA1210874A (en) 1986-09-02
KR860001057B1 (ko) 1986-08-01
JPS6220700B2 (ja) 1987-05-08
NO831333L (no) 1983-12-27
EP0098028A2 (en) 1984-01-11
EP0098028A3 (en) 1985-09-18
US4750031A (en) 1988-06-07
KR840005922A (ko) 1984-11-19

Similar Documents

Publication Publication Date Title
JPS595650A (ja) ハイブリツドソリツドステ−ト電子デバイス等のための気密封止パツケ−ジ
US4961106A (en) Metal packages having improved thermal dissipation
US5043534A (en) Metal electronic package having improved resistance to electromagnetic interference
JP4362366B2 (ja) 半導体回路素子のエアキャビティパッケージの形成方法
US5672908A (en) Thin semiconductor integrated circuit device assembly
JP4825259B2 (ja) 電力用半導体モジュール及びその製造方法
US4897508A (en) Metal electronic package
KR100208039B1 (ko) 고 전류 부하용의 열 소산 집적 회로 패키지
US7632717B2 (en) Plastic overmolded packages with mechancially decoupled lid attach attachment
AU2002310466A1 (en) Use of diverse materials in air-cavity packaging of electronic devices
AU1747492A (en) Arrangement for encasing a functional device, and a process for the production of same
JPS59123248A (ja) 半導体容器
JPH06275773A (ja) 集積化バッテリマウントを有する表面装着可能集積回路パッケージ
TW201246582A (en) Integrated semiconductor solar cell package
US5315153A (en) Packages for semiconductor integrated circuit
EP2804209A1 (en) Moulded electronics module
JPS6328052A (ja) 電力用半導体モジュ−ル
US8053884B2 (en) Power semiconductor module with sealing device for sealing to a substrate carrier and method for manufacturing it
CN107851620B (zh) 功率半导体模块
CN113394174A (zh) 用于器件封装的系统和方法
WO2017137880A1 (en) Electronic packages, housings or packages having one or more apertures