JPS5952839B2 - 電子楽器 - Google Patents

Description

【発明の詳細な説明】 この発明は電子楽器に関し、特にアルペジヨ演奏を行な
う自動伴奏装置および発生される楽音の音域を変化させ
る音域切替装置が設けられた電子楽器に関するものであ
る。

電子楽器は鍵盤部の押圧鍵の音高に対応した楽音を発生
するものであるが、演奏性を向上させるために自動アル
ペジヨ演奏を行なう自動伴奏装置が設けられている。

この自動アルペジヨ演奏は、伴奏用鍵盤の押鍵に基づい
て押圧鍵の音を所定時間間隔毎にオクターブを順次変更
（上昇または下降）しながらスイッチ等により予め設定
された複数のオクターブ範囲に亘つて発音するものであ
る。また電子楽器においては、発生される楽音の音域を
変化させて広範囲の楽音を得るために音域（す。クター
ブ）切替装置が設けられており、この音域切替装置を切
替設定することによつて、種々の音域の楽音が得られる
ようになつている。しかしながら、上述した従来の電子
楽器は、自動伴奏装置と音域切替装置とが互いに独立し
た状態で設けられているために、音域切替装置を音域が
高くなる方向に切替設定した状態のままで自動伴奏装置
を作動させると、自動伴奏装置によるアルペジヨ演奏音
が必要以上に高い音域まで移行して可聴領域を外れてし
まう場合が生じるという欠点を有している。

したがつてこの発明による目的は、自動伴奏装置と音域
切替装置とを有する電子楽器において、アルペジヨ演奏
音が可聴領域を外れることなく、所定の音域で正しく発
音されるようにすることである。

このような目的を達成するためにこの発明は、自動伴奏
装置の作動中は音域切替装置を不動作にしたものである
。

以下、図面を用いてこの発明による電子楽器を詳細に説
明する。第１図はこの発明による電子楽器の一実施例を
説明するための基本となる電子楽器の概略を説明するた
めのブロック図であつて、１は例えば上鍵盤、下鍵盤、
ペダル鍵盤を具える鍵盤部、２はキーアサイナ、３は周
波数情報記憶装置、４はシフト回路、６はアキュムレー
タ、Ｔは波形メモリ、８はサウンドシステム、９はエン
ベロープ波形発生器、１０はアルペジヨ・オクターブ移
動量設定スイッチ、１１はエンコーダ、１２はテンボク
ロツク発振器、１３はアルペジヨ制御装置、１４はアル
ペジヨ選択スイッチ、１５は発音音域切替スイッチ、１
６はインバータ、１Ｔａ〜１Ｔｄはオアゲートである。

キーアサイナ２は、鍵盤部１に配置された各鍵のキース
イッチのオンまたはオフ動作を検出し、【一押圧された
鍵の発音を同時発音数に対応した複数の発音チヤンネル
のいずれかに割当てる。

なお、以下の説明では同時発音数を１２音とし、これに
対応して発音チヤンネル数を１２とする。このキーアサ
イナ２は、各チヤンネルに対応する記憶位置を有し、あ
る押圧鍵が割当てられたチヤンネルに対応する記憶位置
にその鍵を表わすキーデータＫＤを記憶し、各チヤンネ
ルに記憶したキーデータＫＤを時分割的に順次出力する
。従つて、鍵盤部１において同時に複数の鍵が押圧され
ている場合、各押圧鍵はそれぞれ別個のチヤンネルに発
音割当てされ、各チヤンネルに対応する記憶位置には、
割当てられた鍵を表わすキーデータＫＤがそれぞれ記憶
される。各記憶位置は、循環型シフトレジスタによつて
構成することができる。この場合、鍵盤部１における各
鍵を特定するキーデータＫ１）は、例えば第１表に示す
ように鍵盤の種類を表わす２ビツトの鍵盤コードＫ２，
Ｋｌと、オクターブ音域を表わす３ビツトのオクターブ
コードＢ，，Ｂ，，Ｂｌと、１オクターブ内の音名を表
わす４ビツトのノートコードＮ４，Ｎ３，Ｎ２，Ｎｌと
からなる合計９ビツトによつて構成される。このキーア
サイナ２において各チヤンネルに割当てられた押圧鍵を
表わすキーデータＫＤ（すなわち前記シフトレジスタに
記憶されたキーデータ）は、それぞれ割当てられたチヤ
ンネルの時間に−致して順次時分割的に出力される。こ
こで、各チヤンネルの時間はクロツクパルスφによつて
規定されるもので、１つのチヤンネル時間はクロツクパ
ルスφの１周期（例えば１μｓ）に相当する時間である
０そして各チヤンネル時間は１２μｓ毎に繰り返す。ま
た、キーアサイナ２は押圧鍵が発音割当てされたチヤン
ネルにおいて、発音がなされるべきであることを表わす
アタツクパルスＡＰを当該チヤンネル時間に同期して割
当て当初に１発出力する。さらに、各チヤンネルに発音
割当てされた鍵が離鍵されると、これにより発音が減衰
状態となるべきことを表わすデイケイスタート信号ＤＳ
を当該チヤンネル時間に同期して出力する。これらの信
号ＡＰ，ＤＳは楽音の振幅エンベロープ制御（発音制御
）のためにエンベロープ波形発生器９において利用され
る。更にまたキーアサイナ２では、エンベロープ波形発
生器９から出力される各チヤンネルにおける発音が終了
した（デイケイが終了した）ことを表わすデイケイ終了
信号ＤＦを入力し、この信号ＤＦに基いて、当該チヤン
ネルに関する各種記憶をクリアし、その後の新たな押圧
鍵のための待機状態となる。キーアサイナ２から各チヤ
ンネル時間毎に時分割的に出力される各押圧鍵のキーデ
ータＫＤは周波数情報記憶装置３に供給される。周波数
情報記憶装置３は、各鍵の音高に対応した、例えば第２
表に示すような周波数情報数値Ｆを記憶したメモリから
なり、あるキーデータＫＤが加えられるとそのデータに
対応する周波数情報数値Ｆが読み出される。なお、この
周波数情報記憶装置３に記憶されている数値Ｆは第２表
の場合１５ビツトであり、１ビツトが整数部、他の１４
ビツトが小数部で表わされる０この第２表におけるＦ数
は２進数で表わされる数値Ｆを１０進数に変換して示し
たものである。このようにして周波数情報記憶装置３か
ら順次出力された各チヤンネルの周波数情報数値Ｆはシ
フト回路４において後述するオクターブ制御信号０Ｃの
内容に応じて適宜シフトされて周波数情報数値Ｆ′に変
換された後アキユムレータ６に入力される。

アキユムレータ６は各チヤンネルの周波数情報数値Ｆ′
を一定のサンプリング速度（各チャンネル毎に１２μ
ｓの速さ）でそれぞれ累算するものであり、各チヤンネ
ル毎に累算値ＱＦ′（ｑ＝１．２，３・・・・・・）を
得てサンプリング時間毎（１２μｓ毎）に発生すべき楽
音波形のサンプル点位相を定める。

このアキユムレータ６は各チヤンネルの周波数情報数値
Ｆ′ を時分割的に累算するため、複数ビツトの加算器
と各チヤンネルの累算値ＱＦ′を次の累算タイミングま
で１２μｓ間保持するためのチヤンネル数に対応する１
２ステージの一時記憶回路を備えている。波形メモリ７
は、所望の楽音波形を時間軸に沿つて例えば６４のサン
プル点に分割した各サンプル点の振幅値を記憶している
ものであり、アキユムレータ６から出力される累算値Ｑ
Ｆ′により読み出すべきアドレスが指定される。

従つて、この波形メモリ７に対して各チヤンネル別の累
算値ＱＦ′が時分割際に与えられると、該メモリ７から
は各チヤンネルに割当てられた押圧鍵に対応する楽音波
形が時分割的に出力される。この波形メモリ７から読み
出された各チヤンネル別の楽音波形はサウンドシステム
８に供給されでそれぞれ楽音として発音される。

なお、波形メモリ７から読み出される楽音波形は、エン
ベロープ波形発生器９から与えられるエンベロープ波形
によつてその振幅エンベロープが制御されるようになつ
ている。この場合、エンベロープ波形発生器９は、キー
アサイナ２から各チヤンネル別に時分割で出力されるア
タツクパルスＡＰおよびデイケイスタート信号ＤＳに基
づいてアタツク、デイケイ等のエンベロープ波形を各チ
ヤンネル毎に時分割で発生する。

ここで、シフト回路４からある周波数情報数値Ｆ′が出
力された場合、アキユムレータ６のモジユロ（法）をＭ
とし、またチヤンネル数を１２とすれば、波形メモリ７
から読み出される楽音波形の周波数ＦＴは、で表わされ
る。

このように、押圧鍵に対応した周波数情報数値を用いて
楽音波形が記憶された波形メモリを読み出して楽音を得
るようにした電子楽器は、例えば特願昭４８−４１９６
４号（特開昭４９−１３０２１３号）明細書において詳
細に説明されでいるので、この部分に関する詳細説明は
省略するＯこの実施例において自動アルペジヨ演奏は、
第２図ａに示すように伴奏用鍵盤である下鍵盤の押圧鍵
の音を所定時間間隔Ｔ毎に自動的にオクターブを変更し
ながら発音するもので、発音される楽音の音高が押圧鍵
の音高（０）から１オクターブ（＋１），２オクターブ
（＋２），３オクターブ（＋３）・・・・・・というよ
うに順次１オクターブずつ高い方にずれていき、所定の
オクターブ（第２図ａの例では３オクターブ）に達する
と、そのオクターブから２オクターブ（＋２），１オク
ターブ（＋１），・・・・・・というように逆方向に順
次下がりながら本来の押圧鍵の音高（０）に戻り、これ
を繰り返す０下鍵盤で複数の鍵が押圧された場合には、
各押圧鍵それぞれに対応して土述の自動アルペジヨ演奏
が行なわれる（第２図ｂ参照）。

このような、下鍵盤の押圧鍵に対する発音制御すなわち
自動アルペジヨ演奏は、下鍵盤の押圧鍵（キーデータＫ
Ｄ）が割当てられているチヤンネルにおいてシフト回路
４のシフト動作およびエンペロープ波形発生器９のエン
ベロープ波形発生動作を制御することにより実行される
。周波数情報記憶装置３とアキユムレータ６との間に挿
入されたシフト回路４は、周波数情報記憶装置３から出
力される周波数情報数値Ｆの２進ビツト位置をオクター
ブ制御信号０Ｃに応じて適宜シフトするように構成され
ている。

シフト回路４は、オクターブ制御信号０Ｃがオクターブ
の変更を指示していない場合は周波数情報数値Ｆをその
まま数値Ｆ′として（Ｆ′＝Ｆ）アキユムレータ６に供
給する。オクターブ制御信号０Ｃがオクターブの変更を
指示している場合はそのオクターブ変更量に応じて周波
数情報数値Ｆを２倍、あるいは４倍、あるいは８倍の値
の数値Ｆ′（Ｆ′＝２Ｆあるいは４Ｆあるいは８Ｆ）に
変換してアキユムレータ６に供給する。シフト回路４に
おいて数値Ｆを２倍、４倍、８倍の値に変換することは
、前述の第（１）式から明らかなように波形メモリ７か
ら読み出される楽音波形の周波数（ＦＴ）が２倍あるい
は４倍あるいは８倍となることを意味し、発音される楽
音の音高が１オクターブあるいは２オクターブあるいは
３オクターブ上に変更されることになる０従つて、下鍵
盤の押圧鍵が割当てられているチヤンネル時間において
オクターブ制御信号０Ｃの内容を時間間隔Ｔ毎に順次変
化させることにより第２図ａに示したような自動アルペ
ジヨ演奏が可能となる。アルペジヨ制御装置１３は、ア
ルペジヨ選択スイツチ１４が閉成されてイネーブル信号
Ｅが６１１の時のみ動作可能となるもので、キーアサイ
ナ２］から下鍵盤の押圧鍵（キーデータＫＤ）が割当て
られているチヤンネルの時間に同期して出力される下鍵
盤信号ＬＥを入力し、下鍵盤に関するチヤンネル時間に
おいて所定のオクターブ制御信号０Ｃａを発生するとと
もに、前記所定時間間隔Ｔ毎（第２図参照）に１発のア
ルペジヨ音発音タイミングパルスＡＲＰを発生する０な
お、下鍵盤信号ＬＥは、キーデータＫＤの鍵盤コードＫ
２，Ｋｌに基づき形成されるもので、該コードＫ２，Ｋ
ｌが下鍵盤を示す６１０゛（第１表参照）のチヤンネル
に対応して信号ＬＥが１１″となる。

アルペジヨ制御装置１３から出力されるオクターブ制御
信号０Ｃａはオアゲート１７ａ〜１７ｄを介して前述の
オクターブ制御信号０Ｃとしてシフト回路４に供給され
、シフト回路４における下鍵盤に関するチヤンネルの周
波数情報数値Ｆのシフト動作を制御する。また、上記ア
ルペジヨ音発音タイミングパルスＡＲＰはオア回路４７
を介してアタツクスタートパルスＡＳＰとしてエンベロ
ープ波形発生器９に供給され、これにより下鍵盤に関す
るチヤンネルにおいて発音タイミングパルスＡＲＰが発
生する毎にアタツクから始まるエンベロープ波形を発生
させる。アルペジヨ・オクターブ移動量設定スイツチ１
０は、自動アルペジヨ演奏におけるアルペジヨ音のオク
ターブ移動量（第２図に示すようにオクターブが変化す
る範囲）を設定するもので、その可動接点ａを固定接点
Ｂｌ，ｂ２，ｂ３のいずれかに接続することによつてオ
クターブ移動量が設定される。

すなわち、アルペジヨ・オクターブ移動量設定スイツチ
１０は可動接点ａに信号０１移が供給されでおり、固定
接点ｂ１〜Ｂ３の出力信号はエンコーダ１１に供給され
て２ビツトのオクターブセツト信号０Ｓに変換される。
このアルペジヨ・オクターブ移動量設定スイツチ１０の
固定接点Ｂｌ，ｂ２，ｂ３は、それぞれ「１オクターブ
」 ，「２オクターブ」，「３オクターブ」のオクター
ブ移動量に対応づけられている。従つて、例えばスイツ
チ１０の可動接点ａを固定接点Ｂ２に選択接続すると、
エンコーダ１１からはオクターブ移動量「２オクターブ
」を示す６１０″なるオクターブセツト信号０Ｓが出力
されて自動アルペジヨ演奏のオクターブ移動量が２オク
ターブに設定される。このアルペジヨ・オクターブ移動
量設定スイツチ１０とエンコーダ１１から出力される２
ビツトのオクターブセツト信号０Ｓとの関係をまとめる
と第３表に示すようになる。このようにしてエンコーダ
１１から出力される自動アルペジヨ演奏におけるオクタ
ーブ移動量を示すオクターブセツ）ト信号０Ｓはアルペ
ジヨ制御装置１３に供給される。

アルペジヨ制御装置１３の具体的構成例を第３図に示す
。

第３図において、同期化回路３７は第１図のテンポクロ
ツク発振器１２から出力されるテンポクロツクＴＣを入
力し、このテンポクロツクＴＣの周波数を変えることな
くそのパルス幅のみを１２チヤンネル時間（１２μｓ）
に変換するもので、変換されたテンボクロツクＴＣＬは
アンドゲート３８を介して発音タイミング用カウンタ２
５における加算器２８ａのキャリー入力ＣＩに加えられ
る。発音タイミング用カウンタ２５は、上記テンポクロ
ツクＴＣＬを計数することにより自動アルペジヨ演奏に
おける前述の時間間隔Ｔ（第２図参照）を各チヤンネル
毎に測定するもので、各チヤンネルの３ビツトの計数値
を一時記憶するチヤンネル数に対応した１２ステージの
シフトレジスタ２７ａ〜２７ｃと、この計数値にテンポ
クロツクＴＣＬを加算する加算器２８ａ〜２８ｃと、該
計数値をクリアするためのアンドゲート２６ａ〜２６ｃ
を具え、各チヤンネル毎に時分割でテンポクロツクＴＣ
Ｌの計数が可能なように構成されている。この場合、カ
ウンタ２５は３ビツト構成であるためテンポクロツクＴ
ＣＬを８回計数する毎に加算器２８ｃのキャリー出力Ｃ
Ｏから゛１″のキャリー信号Ｃを出力する。すなわち、
カウンタ２５はテンポクロツクＴＣＬを１／８分周して
信号Ｃを形成するもので、この信号Ｃの周期が前述の時
間間隔Ｔを表わす。このキャリー信号Ｃは、１２ステー
ジのシフトレジスタ４８でフ１２チヤンネル時間遅延さ
れた後イネーブル信号Ｅにより動作制御されるアンドゲ
ート４９を介してアルペジヨ音発音タイミング信号ＡＲ
Ｐとして送出される。

ところで、テンポクロツクＴＣＬが加えられるアンドゲ
ート３８の他の入力にはアンドゲート１９の出力が加え
られでいる。

アンドゲート１９にはキーアサイナ２から出力される下
鍵盤信号ＬＥおよびデイケイスタート信号ＤＳをインバ
ータ１８で反転した信号が加えられている。デイケイス
タート信号ＤＳは、前述のように、チヤンネルに割当て
られた押圧鍵が離鍵されると″１″になる信号である。
従つて、アンドゲート１９は下鍵盤の押圧鍵が割当てら
れているチヤンネルの時間（ＬＥが″１゛）において該
押圧鍵が押鍵されている間（ＤＳが６０゛），゛１１信
号を出力する。上鍵盤、ペダル鍵盤に関するチヤンネル
の時間および下鍵盤に関するチヤンネルであつても、離
鍵されたチヤンネルの時間においてはアンドゲート１９
の条件が成立せず″１”信号は送出されない。このアン
ドゲート１９から出力される６１″信号は自動アルペジ
ヨ演奏を行なうべきチヤンネルを示す。これにより、テ
ンボクロツクＴＣＬが加えられるアンドゲート３８は、
下鍵盤に関するチヤンネルであつて現在鍵押圧中のチヤ
ンネル（自動アルペジヨ演奏を行なうべきチヤンネル）
の時間においてのみ動作可能となつてテンボクロツクＴ
ＣＬを発音タイミング用カウンタ２５に加える。従つて
、発音タイミング用カウンタ２５は自動アルペジヨ演奏
を行なうべきチヤンネルにおいてのみテンボクロツクＴ
ＣＬの計数動作を行なうＯまた、アンドゲート１９の出
力信号は、クリア信号発生回路２０の１２ステージ（チ
ヤンネル数に対応）のシフトレジスタ２１およびアンド
ゲート２２に加えられる。

シフトレジスタ２１はアンドゲート１９の出力信号を１
２チヤンネル時間遅延して出力するもので、その出力信
号はインバータ２３で反転されてアンドゲート２２に加
えられる。従つて、アンドゲート２２は、各チヤンネル
時間においてシフトレジスタ２１の出力信号が６０゛で
かつアンドゲート１９の出力信号が１″のとき、すなわ
ちアンドゲート１９の出力信号がＦｔＯ″からＦｔｌ″
に変化したとき、そのチヤンネル時間に同期して″１″
信号を出力する。すなわち、下鍵盤で新たに鍵が押圧さ
れ該押圧鍵がいずれかのチヤンネルに割当てられるとそ
のチヤンネルの時間に同期してアンドゲート２２から″
１１信号が１回出力されることになる。アンドゲート２
２の出力信号は、インバータ２４に入力され反転されて
クリア信号ＣＲとなる。このクリア信号ＣＲは、発音タ
イミング用カウンタ２５のアンドゲート２６ａ〜２６ｃ
に加えられる。これにより、アンドゲート２６ａ〜２６
ｃはクリア信号ＣＲが００″となる（アンドゲート２２
の出力信号が″１゛５となる）チヤンネル時間において
不動作となつて該チヤンネルに関する計数値を「０」に
クリアする。従つて、カウンタ２５は下鍵盤の押圧鍵が
新たにチヤンネル割当てされると、その割当て当初に該
チヤンネル（自動アルペジヨ演奏を行なうべきチヤンネ
ル）の計数値を「０」にクリアし、その後該チヤンネル
においてアンドゲート３８を介して加えられるテンポク
ロツクＴＣＬの計数動作を行なつて時間間隔Ｔの計測を
開始する。オクターブ記憶回路２９は、現在発音中の自
動アルペジヨ演奏音のオクターブ位置を記憶するもので
、自動アルペジヨ演奏を行なうべきチヤンネルにおいて
それぞれ現在発音中のアルペジヨ演奏音のオクターブ位
置を記憶するためにチヤンネル数に対応した１２の記憶
位置を有している。この実施例におけるオクターブ記憶
回路２９は、押圧鍵のオクターブより最大３オクターブ
離れたオクターブ位置を記憶可能なように、２ビツトで
表わされる各チヤンネルのオクターブ位置ｉ一時記憶す
るチヤンネル数に対応した１２ステージのシフトレジス
タ３１ａ，３１ｂと、各チヤンネルの記憶内容に「＋１
」または「一月を加算するための加算器３２，３３と、
クリア信号ＣＲによつて各チヤンネルの記憶内容をタリ
アするための ５アンドゲート３０ａ，３０ｂとを備え
ている。そして、各チヤンネルの記憶内容は、自己のチ
ヤンネルに関する前記クリア信号ＣＲによつてクリアさ
れた後、前述の時間間隔Ｔ毎に更新される。更新のため
の信号は、加算器３２のキャリー入 ４力端子Ｃおよび
加算器３３の加算入力端子Ｂにオクターブ変更・アツプ
ダウン変更指令発生回路４３から与えられている。ここ
で、加算器３２のキャリー入力端子ＣＩの）入力信号を
Ｘ１加算器３３の加算入力端子Ｂの入力信号をｙとする
と、クリア信号ＣＲが発生していない条件では、シフト
レジスタ３１ａの出力信号がアンドゲート３０ａを介し
て加算器３２の加算入力端子Ａに帰還され、またシフト
レジスタ３１ｂの出力信号がアンドゲート３０ｂを介し
て加算器３３の加算入力端子Ａに帰還されているため、
ｘ＝０１″，ｙ＝６０″の入力信号を与えると、記憶内
容はその都度「＋１」更新され、０，１，２，３（１０
進表示）と順次変化する。

すなわち、記憶内容が増加方向に更新される。に更新さ
れる。

また、ｘ＝″１−ｙ＝″１”の入力信号を与えると、記
憶内容はその都度「−１」更新され、３，２，１，０（
１０進表示）と順次変化する。

すなわち、記憶内容が減少方向に更新される。このオク
ターブ記憶回路２９の加算器３２，３３の出力信号は、
２進４進変換回路３９において４進信号に変換された後
、アンドゲート４０ａ〜４０ｄを介して第１・図のシフ
ト回路４へ「Ｏ」，「＋１」 ，「＋２」 ，「＋３」
のオクターブシフトを行うためのオクターブ制御信号０
Ｃ（０Ｃａ）として供給されている。従つて、加算器３
２のキャリー入力端子ＣＩに与える信号Ｘおよび加算器
３３の加算入力端子Ｂに与える信号ｙを制御することに
より、押圧鍵の音のオクターブを押圧鍵のオクターブど
おり〜３オクターブ上の範囲でシフトすることができる
。

アツプダウン記憶回路３３は、現在発音中の各自動アル
ペジヨ演奏音のオクターブ移動方向をそれぞれ記憶する
もので、各チヤンネルに対応した１２ステージのシフト
レジスタ３５と、アツプからダウンへのオクターブ移動
方向切換信号またはダウンからアツプへのオクターブ移
動方向切換信号がキャリー入力端子ＣＩに入力される加
算器３６と、前述のクリア信号ＣＲによつて記憶内容を
クリアするためのアンドゲート３４とを備えている。こ
のアツプダウン記憶回路３３においては、自動アルペジ
ヨ演奏音のオクターブを高い方へ移動させる時論理″１
１の信号がアツプ信号として記憶され、逆の場合には論
理６０′゛の信号がダウン信号として記憶される。アツ
プ信号からダウン信号への切換えは、自動アルペジヨ演
奏音のオクターブ位置が第１図のエンコーダ１１から出
力されるオクターブセツト信号０Ｓにより指定されるオ
クターブ位置に達した時にオクターブ変更・アツプダウ
ン変更指令発生回路４３によつて行なわれる。また、ダ
ウン信号からアツプ信号への切換えは、自動アルペジヨ
演奏音のオクターブ位置が「０」になつた時に回路４３
によつて行なわれる。このアツプダウン記憶回路３３の
出力信号は、当該回路３３およびオクターブ記憶回路２
９の記憶内容を更新するための条件信号としてオクター
ブ変更・アツプダウン変更指令発生回路４３へ帰還され
ている。なお、アツプダウン記憶回路３３は、クリア信
号ＣＲによつて記憶内容がクリアされた状態では論理″
Ｏ′゛の信号、すなわちダウン信号が記憶されている。

−致回路４２は、第１図のエンコーダ１１から出力され
るオクターブセツト信号０Ｓとオクターブ記憶回路２９
のシフトレジスタ３１ａ，３１ｂの出力信号とを比較し
、両者が一致したとき、すなわち自動アルペジヨ演奏音
のオタターブ移動位置がオタターブセツト信号０Ｓで指
定された不クターブ位置まで達したとき、一致信号ＥＣ
を出力するもので、一致信号ＥＣはオクターブ変更・ア
ツプダウン変更指令発生回路４３へ供給される。

なお、ノアゲート４１は、オクターブ記憶回路２９のシ
フトレジスタ３１ａ，３１ｂの出力信号を入力して自動
アルペジヨ音のオクターブ位置が「０オクターブ」にな
つていることを検出するもので、その出力信号はオクタ
ーブ変更・アツプダウン変更指令発生回路４３へ供給さ
れ、オクターブ記憶回路２９およびアツプダウン記憶回
路３３の記憶内容の更新のための条件信号として用いら
れる。オクターブ変更・アツプダウン変更指令発生回路
４３は、発音タイミング用カウンタ２５の出力信号Ｃ１
シフトレジスタ４８の出力信号Ｃｌ２、オクターブ記憶
回路２９の記憶内容、アツプダウン記憶回路３３の記憶
内容、一致回路４２の出力信号ＥＣｌノアゲート４１の
出力信号に基づきオクターブ記憶回路２９およびアツプ
ダウン記憶回路３３の記憶内容を更新するもので、アン
ドゲート４４ａ〜４４ｄ１オアゲート４５，４６および
インバータ４７ａ〜４７ｃを備えている。

アンドゲート４４ａは、一致信号ＥＣが″０″、アツプ
ダウン記憶回路３３の出力信号が６ｒ゛（すなわち、ア
ツプ信号）、シフトレジスタ４８の出力信号Ｃｌ２が０
１゛の時（アルペジヨ音発音タイミングの時）に論理６
１゛の信号を出力する。

この論理″１”２の信号はオアゲート４６を介してオク
ターブ記憶回路２９における加算器３２のキャリー入力
端子ＣＩに供給される。すなわち、アンドゲート４４ａ
は、自動アルペジヨ演奏音のオクターブ移動位置がオク
ターブセツト信号０Ｓにより指定されるオクターブ位置
まで達していない状態で、アツプダウン記憶回路３３の
出力信号がアツプ信号を示しているならば、時間間隔Ｔ
の信号Ｃを１２チヤンネル時間（１２μｓ）遅延したシ
フトレジスタ４８の出力信号Ｃｌ２の発生毎に、オタタ
ーブ記憶回路２９の記憶内容を「十月更新する信号を送
出する。アンドゲート４４ｂは、ノアゲート４１の出力
信号が゛０′゛、アツプダウン記憶回路３３の出力信号
が゛０゛（すなわち、ダウン信号）、シフトレジスタ４
８の出力信号Ｃｌ２が６１１の時に論理１１”２の信号
を出力する。

この論理０１１の信号は、オクターブ記憶回路２９にお
ける加算器３３の加算入力端子Ｂに供給されるとともに
、オアゲート４６を介して加算器３２のキャリー入力端
子ＣＩに供給される。すなわち、アンドゲート４４ｂは
オクターブ記憶回路２９の２ビツトの出力信号のいずれ
かが６１回を示し、アツプダウン記憶回路３３の出力信
号がダウン信号を示しているならば、シフトレジスタ４
８の出力信号Ｃｌ２が発生するたびに、オクターブ記憶
回路２９の記憶内容を「−１」更新するための信号を送
出する。アンドゲート４４ｃは、一致回路４２から出力
される一致信号ＥＣ力げ１”５、アツプダウン記憶回路
３３の出力信号が゛１゛′（すなわち、アツプ信号）、
発音タイミング用カウンタ２５の出力信号Ｃが゛１゛の
時に論理０１”の信号を出力する〇この論理゛ｒ′の信
号はオアゲート４５を介してアツプダウン記憶回路３３
における加算器３６のキャリー入力端子ＣＩに供給され
る。すなわち、アンドゲート４４ｃは、アツプダウン記
憶回路３３の出力信号がアツプ信号を示している状態で
、自動アルペジヨ演奏音のオクターブ移動位置がオクタ
ーブセツト信号０Ｓにより指定されたオクターブ位置ま
で達したならば、アツプダウン記憶回路３３におけるア
ツプ信号をダウン信号（論理６０”）に切換えるための
信号を信号Ｃに同期して送出する。アンドゲート４４ｄ
は、ノアゲート４１の出力信号が６１″、アツプダウン
記憶回路３３の出力信号が″０″、発音タイミング用カ
ウンタ２５の出力信号Ｃが″１″の時に論理６１１の信
号を出力する。

この論理６１′５の信号はオアゲート４５を介して加算
器３６のキャリー入力端子ＣＩに供給される。すなわち
、アンドゲート４４ｄは、アツプダウン記憶回路３３の
出力信号がダウン信号を示している状態で、オクターブ
記憶回路の記憶内容が「Ｏオクターブ位置」になつた時
に発音タイミング用カウンタ２５から信号Ｃが発生する
と、アツプダウン記憶回路３３の記憶内容をダウン信号
からアツプ信号（論理″１″）に切換えるための信号を
送出する。ここで、オクターブセツト信号０Ｓにより例
えば３オクターブのオクターブ移動量が指定されたとし
た場合、ある１つの自動アルペジヨ演奏を行なうべきチ
ヤンネルにおけるオクターブシフト動作は次のようにな
る。

すなわち、上記チヤンネルへの新たな割当てに伴ないそ
の割当て当初にクリア信号ＣＲ（″０″）が発生してオ
クターブ記憶回路２９およびアツプダウン記憶回路３３
の当該チヤンネルに関する記憶内容がクリアされる。

従つて、オクターブ記憶回路２９の記憶内容は６００１
となつて押圧鍵のオクターブを示すものとなる。その後
、Ｔ時間経過して発音タイミング用カウンタ２５から当
該チヤンネル時間においてテンポクロツクＴＣＬを１／
８分周した信号Ｃが発生すると、アンドゲート４４ｄの
アンド条件が成立し、該ゲート４４ｄから論理Ｆｆｌ７
の信号が送出される。これにより、アツプダウン記憶回
路３３の当該チヤンネルに関する記憶内容はクリア状態
（ダウン信号状態）からアツプ信号へ切換えられる。こ
の後、１２チヤンネル時間遅れてシフトレジスタ４８か
ら信号Ｃｌ２が送出されると、アンドゲート４４ａのア
ンド条件が成立し、該ゲート４４ａから論理″１″の信
号が送出される。これにより、オクターブ記憶回路２９
の当該チヤンネルに関する記憶内容は６０１″（２進表
示）、すなわち押圧鍵のオクターブより１オクターブ高
いオクターブ位置を示すものとなる。その後さらにＴ時
間経過した当該チヤンネル時間において再び信号Ｃが発
生し、この信号Ｃより１２チヤンネル時間遅れた信号Ｃ
ｌ２が発生すると、アンドゲート４４ａのアンド条件が
再び成立し、オクターブ記憶回路２９の当該チヤンネル
に関する記憶内容は″１０２（２進表示）に更新される
。すなわち、押圧鍵のオクターブより２オクターブ高い
オクターブ位置を示すものとなる。そして、さらにＴ時
間経過した当該チヤンネル時間において３回目の信号Ｃ
が発生すると、オクターブ記憶回路２９の当該チヤンネ
ルに関する記憶内容が″１ｒ”（２進表示）の３オクタ
ーブ移動位置を示す内容に更新されるが、この３オクタ
ーブ移動位置を示す内容は１２チヤンネル時間遅れて一
致回路４２に入力される。この時、一致回路４２の一方
の入力には３オクターブ移動量を指定するＴｆｌｌ″の
オクターブセツト信号０Ｓが入力されている。このため
、一致回路４２から−致信号ＥＣが出力される。この一
致信号ＥＣはアンドゲート４４ｃの入力に供給され、ア
ツプダウン記憶回路３３の出力信号および発音タイミン
グ用カウンタ２５の出力信号Ｃとのアンド条件が求めら
れるが、この時信号Ｃはすでに消滅しているため、アン
ドゲート４４ｃのアンド条件は成立しない。

しかし、一致信号ＥＣが発生した状態でさらにＴ時間経
過した当該チヤンネル時間になると、再び信号Ｃが発生
するため、アンドゲート４４ｃは論理″１″の信号を送
出する。これにより、アツプダウン記憶回路３３の当該
チヤンネルに関する記憶内容は現在値″１５′に対して
″１″が新たに加えられるため″０１となる。すなわち
、アツプダウン記憶回路３３の当該チヤンネルに関する
記憶内容はダウン信号に切換えられる。このダウン信号
は１２チヤンネル時間経過した後にインバータ４７ｃを
介してアンドゲート４４ｂに帰還されるが、この時、シ
フトレジスタ４８から信号Ｃを１２チヤンネル時間遅ら
せた信号Ｃｌ２がアンドゲート４４ｂに入力される。こ
のため、アンドゲート４４ｂから信号Ｃｌ２に同期して
論理″１１の信号が出力される。これにより、オクター
ブ記憶回路２９の当該チヤンネルに関する記憶内容は６
１１１から″１０″に、すなわち１オクターブ低いオク
ターブ位置を示す内容に更新される。これに伴つて、一
致信号ＥＣは１２チヤンネル時間後に゛０′３信号とな
る。その後、Ｔ時間経過した当該チヤンネル時間におい
て発音タイミング用カウンタ２５から信号Ｃが発生する
と、オクターブ記憶回路２９の当該チヤンネルに関する
記憶内容は″０１゛５となり、さらにＴ時間経過すると
″００２２となつて最初の状態に戻る。

このような動作は当該チヤンネルに割当てられた鍵が押
圧されている間繰り返し行なわれる０この結果、オクタ
ーブ記憶回路２９の当該チヤンネルに関する記憶内容は
、８００′５〜ＦＯｌ―゛１０゛，１１ｒ゛という具合
にＴ時間間隔毎に増加し、オクターブセツト信号０Ｓに
より指定されるオクターブ位置まで達した後には３ｆ１
ｒ′からゞＴｌＯ″〜ＦＯｌ″，″００″という具合に
Ｔ時間間隔毎に順次減少し最初の状態に復帰し、以後こ
れを繰り返す。

従つて、このオクターブ記憶回路２９の出力を２進４進
変換回路３９において０，１，２，３の４進信号に変換
し、これをアンドゲート４０ａ〜４０ｄにおいてアンド
ゲート１９から出力される信号およびイネーブル信号Ｅ
によりゲートして出力するようにすれば、アンドゲート
４０ａ〜４０ｄから出力される″１゛゜信号はそれぞれ
［０オクターブ」 ，「＋１オクターブ」 ，「＋２オ
クターブＬ「＋３オクターブ」のオクターブシフトを行
うためのオクターブ制御信号０Ｃａとなる。

これにより、第１図のシフト回路４は、アンドゲート４
０ａの出力信号が″′１゛の時には周波数ナンバＦをそ
のままアキユムレータ６に供給する。

また、アンドゲート４０ｂの出力信号が″１″の時には
周波数ナンバＦを上位ビツト方向に１ビツトずらし１オ
クターブ高い周波数ナンバＦ′にシフトしてアキユムレ
ータ６に供給する。さらに、アンドゲート４０ｃの出力
信号が゛ｔ１″の時には周波数ナンバＦを上位ビツト方
向へ２ビツトずらし２オクターブ高い周波数ナンバＦ′
にシフトしてアキユムレータ６に供給する。また、アン
ドゲート４０ｄの出力信号が″１”の時には周波数ナン
バＦを上位ビツト方向へ３ビツトずらし３オクターブ高
い周波数ナンバＦ′にシフトしてアキユムレータ６に供
給する。この結果、アルペジヨ選択スイツチ１４が閉成
ノブ （オン）されている時のみ、下鍵盤の押圧鍵の音が第２
図に示したように変化し（自動アルペジヨ演奏が行なわ
れる。

なお、アルペジヨ選択スイツチ１４が開（オフ）でイネ
ーブル信号Ｅが６０゛の時はこのアルペジヨ制御装置１
３のアンドゲート４０ａ〜４０ｄおよび４９が不動作と
なつてオクターブ制御信号０Ｃａおよびアルペジヨ音発
音タイミングパルスＡＲＰは出力されなくなるので自動
アルペジヨ演奏は行なわれない。ところで、この電子楽
器においては、発生させる楽音の音域をオクターブ単位
で変化させるための発音音域切替スイツチ１５が設けら
れている。

この発音音域切替スイツチ１５は、第１図に示すように
、可動接点ａおよび固定接点ｂ１〜Ｂ４を有し、可動接
点ａにはアルペジヨ選択スイツチ１４から出力されるイ
ネーブル信号Ｅをインバータ１６により反転した信号Ｅ
が供給されでいる。固定接点ｂ１〜Ｂ４の出力０Ｃｂは
、オアゲート１７ａ〜１７ｄを介してオクターブ制御信
号０Ｃとしでシフト回路４に供給されている。固定接点
ｂｌ〜Ｂ４は、発生される楽音の音域を、「押圧鍵のオ
クターブどおり（０オクターブ）」 「１オクターブ
上に変更（＋１オクターブ）」 ，「２オクターブ上に
変更（＋２オクターブ）」 ，「３オクターブ上に変更
（＋３オクターブ）」にそれぞれ対応づけられている。
従つて、アルペジヨ選択スイツチ１４が閉成（オン）さ
れて自動アルペジヨ演奏が行なわれる場合には、インバ
ータ１６の出力信号Ｅが″Ｏ″となつて発音音域切替ス
イツチ１５からはオクターブ制御信号０Ｃｂが出力され
ず、該スイツチ１５による発音音域の制御は無効となる
。

この場合には、シフト回路４に加えられるオクターブ制
御信号０Ｃはアルペジヨ制御装置１３から出力されるオ
クターブ制御信号０Ｃａだけとなる。これに対して、ア
ルペジヨ選択スイツチ１４が開成（オフ）されて自動ア
ルペジヨ演奏が行なわれない場合には、発音音域切替ス
イツチ１５の可動接点ａに゛１゛の信号Ｅが供給される
ため、可動接点ａの接続固定接点位置に応じたオクター
ブ制御信号０Ｃｂがシフト回路４に供給されて、該スイ
ツチ１５による発音音域の制御が可能となる。これによ
つて、発音音域切替スイツチ１５の設定状態に応じて発
生される楽音のオクターブ音域が変更される。なお、上
述した説明においては、押鍵情報によつて所望の楽音波
形が記憶された波形メモリを読み出して楽音信号を得る
波形メモリ読み出し方式による電子楽器にこの発明を適
用した場合についてのみ説明したが、この発明はこれに
限定されるものではなく、シンセサイザ方式等の他の方
式による電子楽器に適用しても同様な効果が得られるこ
とは言うまでもない。

以上説明したようにこの発明による電子楽器は、自動ア
ルペジヨ演奏を行なう自動伴奏装置と発生楽音の音域を
変化させる音域切替装置とを有する電子楽器において、
自動伴奏装置の動作中（自動アルペジヨ演奏実行中）は
音域切替装置を強湘釣に不動作とするように構成したも
のであるために、自動アルペジヨ演奏音が必要以上に高
い音域まで移行して可聴領域を外れる等の問題が解消さ
れる優れた効果を有する。

【図面の簡単な説明】 第１図はこの発明による電子楽器の概略を示すプロツク
図、第２図はアルペジヨ音のオクターブ変化例を示す図
、第３図は第１図に示すアルペジヨ制御装置の具体例を
示す回路図である〇１・・・・・・鍵盤部、２・・・・
・・キーアサイナ、３・・・・・・周波数情報記憶装置
、４・・・・・・シフト回路、６・・・・・・アキユム
レータ、７・・・・・・波形メモリ、８・・・・・・サ
ウンドシステム、９・・・・・・エンベロープ波形発生
器、１０・・・・・・アルペジヨ・オクターブ移動量設
定スイツチ、１１・・・・・・エンコーダ、１２・・・
・・・テンボクロツク発振器、１３・・・・・・アルペ
ジヨＦｂｌ卿装置、１４・・・・・・アルペジヨ選択ス
イツチ、１５・・・・・・発音音域切替スイツチ。

Claims (1)

【特許請求の範囲】
1. １ 鍵盤部の押圧鍵に対応した楽音をオクターブを順次
   変更しながら複数のオクターブ範囲にわたつて発生させ
   る自動伴奏装置および発生される楽音の音域を切替設定
   する音域切替装置を備えた電子楽器において、前記自動
   伴奏装置の作動中は前記音域切替装置の動作を禁止する
   制御手段を設けたことを特徴とする電子楽器。