JPS59501930A - デイジタル音声システムにおける位相ひずみを補正する個別同調可能回路パラメ−タ及び回路を有する能動遅延等化器セクシヨン及びその方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ディジタル音声システムにおける位相ひずみを補正する個別同調可能回路・ぐラ メータ及び回路を有する能動遅延等化器セクション及びその方法本発明は、一般 に、オールパスろ波器とも呼ばれる遅延等化器に関係し、該等化器は平坦周波数 応答を示すが所定の位相シフト対周波数を与える種類の回路網である。本発明は 更によシ大きな遅延回路網のピルティングブロックとなシ得る遅延等化器セクシ ョンに関係する。この遅延セクションは、一般に、二次のオールノＪ？ス伝達関 数を持ち、同調可能であシ、ディジタル音声システム、例えばディノタルテーグ レコーダナトにおいて見出された位相異常の補償に特に応用されるものである。

本発明は、更に、ディジタル音声システムに見出された位相異常の補正に関係す る。

ディジタル音声システムは、一般に、約２０　ｋＨｚ　ｌＩＣ２いて非常に急峻 なる波特性を必要とし、これによシここでは≠１ｌ−）ｃＨｚで標準化されるシ ステムのサンプリング周波数によシシステムの音声信号の’　ａｌ　ｉａｓｉｎ ｇ　”として公知の現象が防止される。２０　ｋＨｚ付近の急峻な減衰を与える ために、アリアシング防止デイルタとして公知の多重ろ波器が案出されている。

従来のかかるる波器は７３〜．２≠個の極を有し、作製が困難である。十分なロ ールオフを得る編方アリアシング防止ろ波器はシステムに位相ひずみを惹起し、 又、かかるひずみはシステムの音声性能に悪く作用することが見出されている。

音声システムにおける位相又は時間遅延ひずみを解析するためには、システムの 位相応答を特徴づける必要がある。純粋な位相シフトの外に、２つの異なるパラ メータを用いてシステムの位相応答が定義される。

即ち、７つは位相遅延（１）、他は群遅延（ｔｇ）である。位相遅延と群遅延と は次の式によって与えられる。

但し、Ｐは入出力間の位相関係を与え、ｆは周波数である。

概念的には、群遅延は、各周波数がシステムを通過した他の周波数に対して遅延 される時間を表わす。換言すると、群遅延はイン・ぐルス（或いは周波数のバー スト）が、これがシステムを通過する時、如何に満足に保存されるかを定める。

一定の（即ち、線形の）群遅延を有するシステムにイン・ぐルスを与えても、群 遅延はその・ぐルスを変化させない。従って、純粋な時間遅延（即ち、一定の、 或いは直線的な時間遅延）は、例え大きくても、イン・ぐルスの形状は変えず、 時間的に前記のインパルスを遅延させるのみであるが、非線形な群遅延はノ（ル スを劣化させる。

本明細書において、用語「時間遅延」は「群遅延」に入れ換えて用いることが出 来る。それは、ここでは両者が類似なものとして用いられるためである。しかし ながら、容易に理解されるように、この類似性が易すぐは得られない条件と環境 とがあるが、そのような例外は本明細書にとっては重要ではない。

「時間遅延」は音声業界ではよく用いられ、且つ、時間遅延は、それが線形の時 は測定可能でおるため（群遅延は位相応答から計算される）、「時間遅延」が普 通は用いられる。

ここで我々のディジタルシステムについて言及すると、該システムは、！つの導 入された位相成分、即ち、線形の純粋な時間遅延と非線形の周波数に依存する時 間遅延との積で与えられる全時間遅延を示す。純粋な時間遅延成分は、主として 、記録媒体のデータ変換過程と時間ベース補正とから与えられ、−志木システム のエリアシング防止フィルタ及び出力平滑る波器もわずかな量の純粋遅延に寄与 する。しかしながら、ディジタルシステムの音声応答に悪影響を与えると考えら れる非線形遅延要素は主としてエリアシング防止フィルタが主として寄与する。

（ディジタルシステムの出力平滑る波器も非線形遅延のわずかな部分に寄与する 。）非線形遅延は線形遅延要素を減することによシディジタルシステムにおいて 測定可能である。これは、ディジタルシステムの出力を高品質の遅延線によって 適切に遅延された元の信号からなる参照信号と比較し、ディジタルシステムの線 形遅延成分が再生される。

本測定を達成するための試験装置が第１図に示される。ＦＦＴ分析器を用いて、 ディノタルレコーダの位相応答が測定され、第２図に示される。この位相応答か らディソタルレゴーダの群遅延特性が前記の式を用いて計算され、その特性が第 ３図に示される。ディジタルシステムにおいてこの現象が見出された場合、問題 点は音声出力の生じた劣化を如何に克服するかにある。

時間遅延量を低周波数及び中域周波数における全体のディジタルシステムに加え 、これによシ、ディジタルシステムの、その周波数範囲、即ち直流から一？　Ｏ ｋＨｚの範囲の近傍にわたって比較的周波数に無関係にすることによって達成さ れ得る。従って、本発明は、７面では、遅延等化用の装置を有し、該装置は、直 流付近から、ディジタルシステムの群遅延曲線が周波数と共に増加を開始しく第 ３図）、次にシステムの群遅延が増加し、時間遅延の減少量を加えて複合の比較 的平坦な遅延曲線対周波数を与える点まで遅延を加えるものである。

かかる遅延等化の実施を困難にする要因としては、適切な遅延等化回路網は多く の極を必要とし、且つ所望の等化を得るには正確に同調されなければならないｊ 点にある。かかる回路は理論的には得ることが出来るが、実際には、従来の遅延 等化器は容易に同調される能力を持たず、又高精度部分を必要とするために、完 全に困難である。本発明においては、能動遅延等化器セクションが案出され、こ れは容易に同調可能であり、個別に同調可能回路パラメータを有し、そして他の セクションと共に迅速且つ相互作用なしに縦続され得る。

多重極遅延等化器が与えられ、該等化器は比較的低い公差部分と共に構築される ことが出来、又、所望の遅延％性を与えるため迅速にトリムされ得る。

発明の要約 本発明は、その最も広い意味で、ディジタルシステムのエリアシング防止ろ波器 によシ導入される非線形遅延の望ましくない効果を補正する回路装置とかかる遅 延の補正方法とからなる。上記の回路装置と方法とは、システムの低域並びに中 域動作範囲においてディジタルシステムに全時間遅延を加え、そして約、２０　 ｋＨｚで如何なる遅延も加えられなくなるまで周波数範囲の高域端部において次 第に時開遅延を少なくし、これによって全周波数にわたって比較的一定の複合全 系時間遅延が与えられてなる装置を有するものである。

本発明の他の側面は、遅延等化器セクションと、該セクションから作られる遅延 等化回路網とを備え、該回路網は、高域端部の□、惹起されるエリアシングろ波 器とディジタルシステムの位相ひずみとを等しくするのに必要な時間遅延等化を 与えることが出来る。本発明の遅延等化器セクションは演算増幅器からなる能動 遅延回路であシ、前記の演算増幅はオール・ぐス回路形態と、対Ｔ形回路によっ て与えられる２次の伝達関数とを備え、これによってオール、ｅスセクゾヨンに 対スる帯域遅延特性が生成される。好ましい回路形態において、信号入力は演算 増幅の反転及び非反転入力の両者に、反転入力の場合には入力抵抗を通して、又 非反転入力の場合には対１回路を通して供給される。演算増幅器の出力は帰還抵 抗を通して反転入力に帰還され、前記の抵抗値は、反転入力に接続された入力抵 抗と共に増幅器の利得構造を確立する。好ましい実施例においては、対Ｔは縦動 対Ｔであり、従って対１回路のＱ値、従って等化器セクションの信号出力におけ る時開遅延曲線対周波数の形状は変化させることが出来る。

公知のように、−膜対Ｔ回路網、即ち、整合ＲＣ値を有する回路網を用いること によシ、従来の部品選択法を利用して、比較的公差が低い部品と共に所望の遅延 等化器の応答を容易に達成することが可能で、即ち、部品を「ビンに収容する」 ことによシ、整合部品を選択することが出来、その場合、部品値は公差内で整合 するが、部品の定格値は比較的低い公差を有する。回路の通過帯域の中心周波数 の調整は用いている対Ｔ回路要素を横切る付加的な回路要素を並列にして容易に 実施される。更に、Ｑの調整は、ユーザが調整出来るポテンショメータ、からな る対Ｔ駆動回路を設けることによって容易に達成される。

本発明の他の側面において、上記の遅延セクションは、λつの二重極等化器セク ションからなる遅延等化器回路網及び低周波遅延をもたらす単一極遅延線からな る入力セクションとにおいて用いられる。かかる遅延等化器回路網は、音声シス テムの低周波域及び中間周波域にわたって比較的一定の時間遅延対周波数特性を 与え、高域端では時間遅延を低減させ、容易に同調し得る非相互作用セクション を備えて必要な複合群遅延特性を達成する。

従って、本発明の主要目的は、能動遅延等化器セクションを与えることにあシ、 該セクションは個別に同調可能な回路・ぐラメータを持ち、そして前記のセクシ ョンは相互に作用しない多重のセクション縦続接続され得、そして更に、前記の セクションは複合の時間遅延特性を容易に与えるようになされ得る。本発明は更 に、ディジクル音声／ステムの高周波領域において、／ステムのエリアシング防 止ろ波器によシ導入される周波数依存群遅延により惹起される好ましくない音声 効果をほぼ排除する実用装置を与えることにある。かかる等化動作は前記の遅延 等化器セクションの改良式回路形態を通して実際に実行され得る。

図面の説明 第１図はディジタル音声システムの位相遅延量を測定する測定系のブロック図で あり、 第２図は、第１図の測定系により測定された時のディジタルテーゾレコーダの位 相応答対周波数の関係を示し、 第３図は、ディジタルテーゾレコーダでその位相応答が第２図に示されたものの 群遅延対周波数の計算結果を示すグラフであり、 第グ図は、先行技術による単一極能動遅延等化器セクションの回路図であり、 第５図は、従来の対１回路、又はノツチフィルタとして公知の、振幅補正のため に用いられるものの概略図であシ、 第ｊＡ図は対１回路の振シ幅対周波数特性を示すグラフであシ、 第３図は本発明に従う能動ろ波器の概略図であり、該ろ波器は可変なＱを与える ように駆動される対１回路を有し、 第７図は、３段能動遅延等化器を示し、この第２及び第３段は第５図に一般形態 を示した遅延等化器セクションからなる。

第ｇ図は、第７図の３つの回路セクションの各々に対するマイクロ秒で表わした 群遅延量に対する周波数の関数を表わすグラフを示し、又、３つのセクションに 対する複合群遅延曲線も示すものである。

タ 添付図面の第弘図から第３図を参照すると、第≠図に示したような能動オール・ やス回路を第５図に示した従来の対Ｔ形回路と共に用いて、第３図に示したよう な比較的簡単な回路構成を持つ同調可能な２次の能動遅延回路を与えることが出 来、又、第３図の回路は平坦周波数特性及び所定の２次通過帯域遅延特性とによ って特徴づけられる。第≠図のオールパス回路は従来のオールノＲス遅延セクシ ョンで、ここに、出力／３における出力信号の位相は入力／／の入力信号よシ遅 延し、−Ｌ？００の位相シフトがω−／／ＲＣで発生し、又、群遅延量はそれが ２ＲＣに等しい直流付近で最大である。

第≠図に示したオールパス回路網の利得構造は入力及び帰還抵抗／！；、／７の 相対値により決定され、通常これ等の抵抗は等しく、単位利得を与えるものであ る。

第≠図の回路、及び第５図及び６図の回路に関係して、これ等の回路に示された 演算増幅器は製造者の推奨による適切な電源を備える。

第５図に示した対Ｔ形回路を参照すると、かかる回路は、又、「ノ、テフィルタ 」として公知であるが、それは、該回路が狭い周波数帯域に対して大きな減衰を 与え、その他の全ての周波数に通過させる特性を有するからである。第５Ａ図に は対Ｔの一般振幅に対する周波数特性が示される。第５図から判゛断されるよう に、入力／り及び出力２／とを有する対Ｔ形回路網は受動ＲＣ回路であシ、該回 路は２つの整合された直列抵抗Ｒと１つの整合された直列キャパシタンスＣとを 有し、これ等の素子は、２つの整合抵抗の接続部２３及び２つの整合キャパシタ ンスの接合部２夕との間に直列に接続された分路キャ・ぐシタンス及び抵抗と共 に、入力及び出力の間に接続される。この対Ｔ構成においては、分路キャ・モジ タンスは接続部！３から接続され、且つ整合直列接続キャパシタンスの１つのキ ャノ’？シタンスの２倍に等しい値を持ち、又、分路抵抗は整合キヤ・ぐシタン スの接続部ノｊに接続され、且つ／対の整合直列接続抵抗の７つの抵抗の半分に 等しい値を有する。対Ｔの分路キャパシタンスと分路抵抗とのノード２７は通常 は接地される。対Ｔ入力／９は低インピーダンス電圧源から駆動され、且つ出力 ２／は無限大負荷により成端されるとすると、対１回路網のＱ値はその中心周波 数において／／≠となシ、ここで中心周波数は なる関係によって決定される。

上記の公知の回路網、即ち、オール・ぐス遅延ろ波器及び対１回路網とを用いる と、所望の２次の帯域位相応答を有する能動遅延等化器セクションを作ることが 出来、前記の応答は、多段遅延等化回路網を作る困難さの点で従来の２次のオー ル・ぐス或いは遅延等化器回路網の制限を受けず、この場合の２次の回路は最大 部１／ 品数を持ち、且つ如何なるインダクタンスも必要とせず、更に以下に記載するよ うに容易に同調を取ることが出来る。

第３図を参照すると、本発明による能動遅延等化器セクションが示され、該セク ションは、演算増幅器の反転入力３夕に接続された入力抵抗と帰還抵抗３／。

３３とを有する第１の演算増幅器２９と、演算増幅器２９の非反転入力３乙に信 号入力３りから、各々、接続された対Ｔ入力３ｇと対Ｔ出力≠ｌとを有し、一般 に数字３７によシ示される対Ｔ形回路網とを有する。

演算増幅器の入力インピーダンスは通常は非常に高いため、対１回路網３７は実 際には無限大の負荷を持つことになり、又、対Ｔは、入力３りを演算増幅器の出 力から駆動する時、低インピーダンス電圧源から駆動されることになる。対Ｔの 相対的な回路要素値は、入力３７を演算増幅器の出力から駆動する時は低インピ ーダンス源から駆動される。対Ｔの相対−回路要素値は第２図のノットフィルタ と同じであり、又直列接続抵抗≠３．１１−３は直列接続キャパシタンス４’７ ，１１−タと同様に整合され、分路抵抗及び抵抗！／、３；３とは各各対応する 直列接続回路要素の値の２倍及び半分に等しい値を有する。この回路の中心周波 数は対１回路に対する上記の周波数式により決定される。

既に記載したように、第３図の対ＴのＱ値は、分路キャパシタンスｊ／と分路抵 抗夕３との間のＲ−Ｃ／−ドｊｊが接地されると、７２ηになる。しかしながら 、とのＱは、低インピーダンス電圧源５７と、対１回路網の出力で使用電圧をゼ フとｌとの間の一定数にだけ縮尺する電圧分割器３ｇ、ｈからなる分割器回路網 からＲ−Ｃノードを駆動することによシ調節可能である。

この縮尺された電圧を用いてＲ−Ｃノードｊ３を駆動すると、対Ｔノツチ回路の Ｑは なる関係によって決定される。

電圧分割器夕ｇは好ましくはポテンショメータによって実施され、該ポテンショ メータは第３図の構成で、対Ｔ抵抗に対して大きな抵抗を有して対Ｔの負荷を防 止するべきである。

更に第３図を参照すると、信号出力グ０で測定された遅延等化器セクションの抵 抗対周波数応答はそのオールパス回路に従って比較的平坦になっていることがわ かる。しかしながら、出力ｊＯで測定されたセクションの時間遅延特性は、演算 増幅器フタの非反転入力に接続された対１回路網の中心周波数とＱとに依存して 周波数と共に変化する。特に、時間遅延は２次の帯域特性を示し、その場合、前 記の時間遅延量は、対Ｔのほぼ中心周波数において比較的低い値から最大遅延時 間にまで変化し、次に再び比較的低い値に減少する。

最大遅延時間と直流近傍の時間遅延とは次の関係式：／３ ｔｇ（最大）　−、？ｖｆＯ、ｔｇ（直流）　＝　／／Ｑｆ。

によって決定され得る。

全電圧分割器抵抗Ｌ２　＋　ｒ３が対１回路網の抵抗値Ｒ／より実質的に大きい とすると、信号出方グ。における回路網の群遅延の計算値は次のように周波数の 関数として表わすことが出来る。即ち、 但し、ωｏ−２ｆｏ及びω＝２ｆで与えられる。

時間遅延から区別された時の信号出力ｔｉ−ｏにおけるこの回路の純粋な位相応 答は次の式にょシ表わすことが出来る。即ち、 上記の式から、２つの変数Ｑ及びω。（従ってｔｇ）とは、時間遅延に対する周 波数応答曲線の設計が可能であり、且つ所望の特性が得られるように、回路内で 別別に操作可能である。先ず、中心周波数ｆ。は、抵抗或いはキャパシタンス、 又はその両者、即ち対１回路網の値を変えることによって確立され得、又、中心 周波数ｆ。＆′：ＬＲＣ成分ＩＡ３．４＃、’１７．≠り、、３−１．！；３の 適切な選択によって設定可能であシ、更に、この中心周波数は、並列抵抗又は並 列キャパシタンス、或いはその両者を励振回路要素に付加することにょシ迅速且 つ特別に調節され得る。並列抵抗値を対Ｔ抵抗に付加すると個々の抵抗値は減少 し、これによりｆ。が増加し、一方、並列キャパシタンスを対Ｔキャパシタンス 要素に加えると、キヤ・ぐシタンス値が増加し、ｆｏが減少する。同一ロットの 整合部品から部品を選択すると、比較的低い公差が得られ、又安価なＲＣ部品の 使用が可能になる。

２番目に、２次の時間遅延対周波数曲線のＱ％性は、更に、電圧分割器！どの実 施に用いられたポテンショメータを調節することによ！ｌ）Ｑを調節して、調整 可能である。Ｑの調節は、時間遅延曲線の帯域幅に影響を与えるが、中心周波数 には影響せず、又逆に中心周波数の調節はＱ調節に影響を与えずになされる。信 号入力３りにおける入力信号を比較的低いソースインピーダンスからとも定し、 又、信号出力≠０において比較的高いインピーダンスの負荷を仮定すると、遅延 等化器セクショ／に対するこれ等のｆ。及びＱの調節は、上流或いは下流セクシ ョン又は負荷によって影響されずに、互いに無関係に実施され得る。

第６図には遅延等化器セクションの縦続接続回路が示してアシ、これはディノタ ル音声システムに用いられるエリアソング防止ろ波器により導入された見出され た時間遅延を補償するために使用可能な同調可能多段遅延等化器を示す。急峻な 起伏はエリアシング防止ろ波器を必要としたため、高周波での時間遅延の出現が 重要となり、又、システムにより生成される音の可／ｊ 聴性をもたらす。

、非線形効果に起因するディジタルシステムの時間遅延特性対周波数の関係は主 として第３図に示されるようにエリアシング防止ろ波器によって与えられるもの である。高周波に対する第３図に示された周波数に依存する遅延特性の悪い影響 は、既に見出されているように、第≠図に示された能動遅延等化器を用いて実質 的に低減させることが出来、この場合、３つの回路セク７ヨン乙／、乙３．乙ｊ は、各々第ｇ図に示した周波数ス啄りトルにわたって分布する時間遅延対周波数 曲線乙！、乙グ、乙乙を有し、複合曲線乙７によシ示されるように３つのセクシ ョンに対して複合全時間遅延曲線を与える。第７図の回路の複合時間遅延曲線は 、複合曲線が迅速にロールオフする時最高約／　、２　ｋＨｚの周波数で約７５ ０７４２０秒の全遅延を与える。はぼ一定の時間遅延を周波数ス被りトルの低い 部分で加え、又急速に減少する時間遅延量をス被りトルの高周波部分で加えるこ とによシ、ディジタルシステム（第３図）の複合時間遅延量及び３セクション遅 延等化器の時間遅延量は比較的一定と々ることがわかる。更に図かられかるよう に、成る全時間遅延量（最高７．５０７４２０秒）がディジタルシステムに付加 されているが、かかる遅延時間は、ディジタルテープレコーダの場合ニよく見ら れる約７７９９秒の全処理処理時間に比べると比較的重要性は少ない。全体にわ たって少量の時間遅延を加えると時間遅延の周波数に依存する性質が大きく除去 され、従ってディジタルシステムの可聴性能が改良されるという利点が得られる 。複合時間遅延の所望の相対的な一定さに関係して、補正されたディジタルシス テムの逆の時間遅延対周波数は、性能の著しい向上を得るためにはほぼ士１０マ イクロ秒内にあるべきである。

第７図に示したＲＣ値は第ど図の群遅延対周波数曲線を得るために用いられるＲ Ｃ値である。最小の異なる部品値が要求されることがわかる。対Ｔ７７．７３の 分路キャノｅシタンス乙７．乙りは、２つの同様の値を持つコンデンサを単に並 列接続することにょシ直列キャノｅシタンス７ｊ　、７７の２倍に等しくされ、 同様に、対Ｔの分路抵％７ｇ、７りは一つの類似の値の抵抗を並列接続して直列 抵抗値ｇｉ、ｇ３の半分に等しくなされる。

既に着目したように、対Ｔを４駆動してそのＱ値を増加させるボテンンヨメータ ｇ３；　、ｇ７は通常は比較的高い値にし対Ｔ回路のローディングを防止するべ きである。しかしながら、部品の選択を容易にし、ノイズを軽減するためには低 抵抗のポテンショメータを用いることが望ましい。抵抗値が低いポテンショメー タの使用を可能にするために、バッファ電圧フォロワーｇ９．９／が対Ｔ出力９ ３．９！；及びポテンショメータ♂！、ｇ７の接続部１０．２．ＩＯ’ｌ−、及 び演算増幅器の反転入力の間にそう人される。電圧フォロワーは対Ｔ゛回路出力 に必要な高インピーダンス負荷を与えるが、ポテンショメータ及び主演算増幅器 に低インピーダンス電圧源を与える。

第７図の回路網の第１状態乙／は、第２．第３状態とは異なり、セクションの演 算増幅器１０５の反転入力１０３に接続された高域ＲＣ回路１０／を有する簡単 な単一極遅延回路である。この信号極回路網は、第７セクシヨン乙／に対する最 大群遅延曲線が直流近傍にあるために用いられる。

直ちに理解出来るように、第７図の縦続接続されたセクションは、各セクション の対１回路の可同調特性のために、部品と単純に置換するだけで設計者の需要を 満足するように直ちに改修可能であり、又各セクショノはそのＱとｆ。を用いて 容易に調節可能である。従って、本回路構成により、設計者は非相互作用セクシ ョンを有する複合多段遅延回路網を構築し、所望の遅延特性を迅速に得ることが 出来る。例えば、群遅延は第７図の回路で単一極セクション乙／を単に除去し、 且つ約／乙〜／　Ｉ　ｋＨｚに同調された付加的なλ正極遅延等化器セクション を加えることによって高周波側で付加されることになる。第ｇ図の群遅延曲線を 参照す又、ス被りトルの低域端部で曲線をロールオフする。

本発明の可同調遅延等化器λＯを製造する場合、高利得の良好な演算増幅器を用 いるべきである。それは、対Ｔろ波器はその中心周波ｆ。において演算増幅器の 非反転入力の信号振幅を非常に減衰させ、これにより反鼾入力における反対極性 の電圧を対応して大きく揺動させるためである。分路ＲＣノードが帰還ポテンシ ョメータから駆動される第タ、乙、及び７図に示した対Ｔ回路構成により、Ｏ， ，２Ｓ〜１００の範囲のＱ値を得ることが出来る。

従って、本発明は、能動遅延等化器セクションを包含し、該セクションは非相互 作用的であり、個別に使用不可能な中心周波数とＱを有し、又、公差標準値が比 較的低い電気部品から製造可能である。前記のセクションは縦続接続可能であシ 、その回路・ぐラメータによって調節可能であり、これによって設計者が所望の 群遅延曲線を構成し、オール・ぐス回路において所望の位置遅延等化を達成する ことが可能となることは本発明の重要な特徴である。特に、本発明の特徴と利点 とは、従来はノツチフィルタとして使用されていた対Ｔ形回路の独自で新規な使 用により達成されるものである。

本発明は以上の記載によりかなシ詳細に説明されたが、本発明が以下の添付請求 の範囲によシ請求されるものを例外として、上記の説明に制限されないことは明 らかである。

ＦＩＧ、−Ｉ ＦＩＧ、−２ ０５Ｋ　ＩＯＫ　１５Ｋ　２０Ｋ　２５ＫＦ　（Ｈｚｌ ＦＩＧ、−５Ａ　ＦＩＧ、−５ ＦＩＧ、−６ ｆ　（にＨｚｌ ＦＩＧ、−８ 手続補正書（方式） 昭和５９年７月ム日 特許庁長官　志　賀　学　殿 １、事件の表示 ＰＯＴ／ＵＳざ３１０／乙７ｑ ２、発明の名称 ３、補正をする者 事件との関係　特許出願人 郵便番号　１０５ 住　所　東京都港区愛宕１丁目２番２号第９森ビル８階（電話４３４−２９５１ 〜３）９、添附書類の目録

Claims (1)

1. 【特許請求の範囲】 ／、　個別に同調可能な回路・やラメータを有り１該回路パラメータは、 オールパス構成の演算増幅器と、 該演算増幅器への信号入力と、該増幅器からの信号出力と、 該信号出力において帯域遅延特性を生成する１次の伝達関数とからなり、該２次 の伝達関数は対Ｔ形回路形態によって与えられてなる能動遅延等化器セクショ！ 、　前記の対Ｔ形回路が駆動されて前記の２次伝達関数のために可変Ｑが与えら れ、これによって、前記の出力遅延特性の通過帯域が中心周波数とは無関係に変 更可能である請求の範囲第１項に記載の能動遅延等化器セクション。 ３、　前記の対Ｔ形回路が前記の演算増幅器の非反転入力において接続されてな る回路形態を有する請求の範囲第２項に記載の能動遅延等化器セクション。 ≠　個別に同調可能な回路・ξラメータを有し、該回相互作用し且つ非反転性入 力と信号出力とを有する第１演算増幅器と、 前記の信号入力と前記の信号出力とから前記の演算増幅器の反転入力に各々接続 され、これにより、一連の入力抵抗と帰還抵抗との相対値が前記の演算増幅器の 利得構造を確立して力る前記の一連の入力抵抗と帰還抵抗と、 対Ｔ形入力と対Ｔ形出力とを有し、該対Ｔ形入力が前記の信号入力に接続され、 且つ前記の対Ｔ形出力が前記の第１演算増幅器のこの非反転入力に接続されてな る対Ｔ形回路網とからなる能動遅延等化器セクション。 左　前記の対Ｔ形回路網は、前記の対Ｔ形入力と対Ｔ形出力との間で並列に接続 された１つのほぼ等価な直列抵抗Ｒ／と１つのほぼ等価な直列キヤ・ぐシタンス Ｃ／と、前記の２つの直列抵抗の接続部から前記の２つの直列キャパシタンスの 接続部に直列に接続された分路キャテクンタンスＣノと分路抵抗戦とを備え、こ れにより、（及びＲ／と、惹及びＣＩとが、のように関係づけられ、前記の分路 キャパシタンスと分路抵抗との間の接続部が通常は接地される対Ｔ形ノードを定 義してなる請求の範囲第φ項に記載の能動遅延等化器セクション。 乙、　前記の対Ｔ形回路網の出力において電圧を分割する可変電圧分割器と、前 記の電圧分割器の出力を取出し、且つ前記対Ｔの通常は接地されたノードを駆動 する低出力インピーダンスと単位利得とを有する回路装置とを有し、かくして対 Ｔの品質因子Ｑが、Ｋを電圧分割器の電圧出力の対Ｔ出力における全有効電圧に 対する比として、関係、 によって決定される変数である請求の範囲第５項に記載の能動遅延等化器セクシ ョン。 ７　前記の低出力インピーダンス、単位利得の回路装置は前記電圧分割器の出力 に接続された電圧フォロワからなる請求の範囲第４項に記載の能動遅延等化器セ クション。 ｇ、　前記の第１の演算増幅器の利得構造は／である請求の範囲第７項に記載の 能動遅延等化器セクション。 Ｚ　前記の対Ｔの共振周波数ｆ。は なる関係によって決定され、そして、該共振周波数は余分のキヤ・七／タンスと 抵抗とを前記の対Ｔ形キャ・ぐ／タンスと抵抗とに並列接続して、品質因子Ｑに 影響を与えることなしに共振周波数を各々低減酸いは増加させることによって調 整されてなる請求の範囲第５項に記載の能動遅延等化器セクション。 １０、　対Ｔ出力と前記の電圧分割器との藺にバッファ回路装置を更に含む、こ れによって低インピーダンス源から前記の電圧分割器が駆動されてなる請求の範 囲第７項に記載の能動遅延等化器セクション。 ／／、前記のバ、ファ回路装置は単位利得の演算増幅器の電圧フォロワからなシ 、該電圧フォロワは前記の対Ｔの出力に接続された非反転入力に接続されたこの 反転入力と前記の電圧分割器に接続されたその出力とを有してなる請求の範囲第 ７０項に記載の能動遅延等化器セクション。 ／Ｌ２．　１つ以上の前記のセクションが、１つのセクションの信号出力を次の セクションの信号入力に接続することにより縦続接続され、これによシ各個セク ションの中心周波数は、Ｒ／とＣ／とを前記セクションの対Ｔ形直列抵抗とキヤ ・モジタンス値として、によって定義され、そして、各セクションの時間遅延対 周波数が他のセクションの特性とは無関係に決定されてなる請求の範囲第≠項或 いは第１／項に記載の能動遅延等化器セクション。 ／３．　電圧分割器の抵抗が対Ｔの抵抗よシ実質的に大きく、これにより信号出 力で測定されたセクションの／ 時間遅延量ｔ　が、Ｑ−≠（／−Ｋ）及びω−２ｆとして、関係 によって表わされる請求の範囲第≠項に記載の能動遅３ 延等化器セクション。 ／４４　複数個の縦続接続された能動遅延等化器セクションからなるディジタル 音声システムにおける端部の高い位相ひずみを補正するために与えられ、各々は システムの動作周波数範囲の異なる部分で所定量の時間遅延を与え、これによっ て前記の□ディジタル音声システムの時間遅延と組合わせて比較的一定の全体に わたるシステムの時間遅延を与える複合時間遅延が与えられる能動遅延等化器。 ／左　前記の複数個の等化器セクションの第１部分は直流付近に最大時間遅延を 有する単一極低周波数セクションである請求の範囲第１≠項に記載の能動遅延等 化器。 ／Ａ、前記の第１の低周波数セクションに後続して少なくともλつの２次の通過 帯域の遅延等化器セクションが存在してなる請求の範囲第１ｊ項に記載の能動遅 延等化器。 ／７．　前記の２次の通過帯域セクションは前記の単一極低周波数セクションの 前記の単一極低周波数以上の異なる周波数に同調されてなる請求の範囲第１乙項 に記載の能動遅延等化器。 Ｅ　前記の２次の通過帯域セクションの７つはほぼ乙及び７　ｋＨｚの間で同調 され、且つ前記の通過帯域セクションの他の部分はほぼ／２及び／　３　ｋＨｚ の間で同調されてなる請求の範囲第１乙項に記載の能動遅延等化器。 ／Ｚ　ディジタル音声システムの位相ひずみを訂正するために与えられ、システ ムの動作範囲内の低域並びに中域周波数においてディジタルシステムに遅ｉ　時 間を加えるステップと、高周波領域において時間遅延の減少量を加えるステ、プ とからなり、これにより、システムの全時間遅延は増加されるが、システムの複 合時間遅延対周波数はシステムの動作周波数範囲内で比較的一定であるディジタ ル音声システムにおける位相ひずみ訂正法。 Ｊ、　高周波領域における付加された時間遅延が減少され、これにより実質的に 如何なる時間遅延もほぼ、２０　ｋＨｚにおいて付加されることはない請求の範 囲第１り項に記載の方法。 Ｊ、　低周波数及び中間周波数において付加された最大時間遅延はほぼ／ｊθマ イクロ秒である請求の範囲第２０項に記載の方法。 浄書（内容（３亥更なし）　／