JPS59500157A - スイツチング装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 スイッチング装置 この発明は、−導電型の比較的高い抵抗率全盲するバルク部分を含む半導体本体 と、各々がシールド領域と共通ドレイン領域とによって囲まれた領域全盲する、 一対の併合された共通トレインＤＭｏｓトランジスタと、これら２個のトランジ スタのドレイン間（（結合さｈたサイリスタと、第１トランジスタのソース及び シールドに接続された第１端子と、第２トランジスタのソース及びシールド（Ｃ 接続された第２端子と、並びに上記第１トランジスタのゲート電極（ｒ（接続さ れた第３端子と全備えたスイッチに関する。

通信（（おいて？・ま、オフ状態でいずれかの極性の高電圧に、ｔｉｉｔえられ る安価なスイッチが必要とされるようだなってきている。もし切換えが感光素子 の光起電電圧あるいは電気論理信号；・てよって容易て制御できるならば、特１ （好都合である。

この種のスイッチ？達改する上で重要となるものは、いずれかの方向（で流れて いる電流に対してオン状態で低【ハ抵抗と、高電圧に対してはいずれかの方向に 溜けるオフ状態で高い抵抗とを有すると共（（、比較的低い制御電圧を用いてこ れらの状態間でスイッチング（切換え）全行なえるように構成された固体リレー であろう。

これらの特徴の幾つかを満たす装置は、１９８０年４月２２日に発行された、Ｊ 、　Ｄ、プラマーＣＰｌｕｍｍｅｒ　）　ヘの米国特許第４，１９９，７７４号 に記載されている。この装置：・よ、本質的に単一上面における半導体本体内に 、Ｄ■Ｏ８として知られた形態の一対のＭＯＳトランジスタとＮＰＮＰＮ　トラ イアックとから成る併合物を含む。この装置は更ｊ、（、［絶縁ゲート・プレー ナケイリスタ（Ｉｎ５ｕｌａｔｅｄ−Ｇａｔｅ　ＰｌａｎａｒＴｈｙｒｉｓｔｏ ｒｓ　）　Ｊの題目で、ＩＥＥＥ　電子装置会報（Ｔｒａｎｓａｃｔｉｏｎｓ　 ｏｎ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ　）　第ＥＤ２７巻、２号、１９８０ 年２月、第３８０〜３９４頁、如おける一対の論文の中に記載されている。

ＤＭＯ３Ｉ−ランジスタば、それが最初に２重拡散プロセスによって作られたの でこのように呼称される。そのようなトランジスタの明快な特徴は、ソース領域 が反対型の近接しで包囲しているシールド層内と含まれると共ンこ、その一部が 表面に隣接して配設され、しかもケート電極の下に配設されているということで あり、これによりそれが反転されてトランジスタのチャネルとして機能する。前 記ソース及びシールド層は、ソースの導電型であるバルク部分内Ｖこ順番に収容 されて、トレインとして働く。

この先行技術の装置においては、トライアックの５つの層は順番に、第１トラン ジスタのソース及びシールド層、２個のトランジスタの共通トレイン、並びに第 ２トランジスタのシールド層及びソースによって形成される。基本的な構造にお いては、３個の端子が含まれると共に、それらは順番１（、前記２ｍのトランジ スタのゲート（Ｃ共通な接続と、前記第１トランジスタのソース及びシールド層 に共通な接続と、並びに第２トランジスタのソース及びシールド層に共通な接続 とによって形成される。最後に述べた２つの接続は主端子として働き、それらの 間の抵抗は最初に述べた接続；τ印刀目されｔ電圧：Ｇよって制御される。

２つのシールド領域の中間の共通トレイン領域の最上面１（、局部に限定された 低抵抗率領域が含まれると＃に、電極接携がこの領域１こ設けられるもの全始め として、その他さまざまな実施例が特許及び論文に記述されている。そのような 実施例（τ溶いては、局部領域は２つのシールド層の：間に延びる表面反転層を 形成する傾向全抑制させるｔめのチャネルストップとして機能する。

この先行技術の装置：よその魅力”Ｔ　、Ａらず制限事項全有することが分った 。

４ 特υて、この装置の特徴は、２個のトランジスタのゲートが２つの主端子間に印 加された最大電圧に本質的に何ら損傷を受けることなく耐える程十分に堅固であ ることが、信頼性の上で大切であるということである。この電圧が例えば数百ボ ルト位にまで高くなりがちなところで適用する場合には、これはゲート特にゲー トの絶縁に関して厳しい要件を課すこと眞なる。

更にこの構造拠おいては、装置全通過する電流の流れの大部分は、それが形成さ れるところの半導体本体の最上面に隣接した横方向の流れのみとなる。

電流の流れに利用できる分量が制限されているため、そのオン抵抗は、もし本体 の分量を越えるものが装置がオンになる時にその装置を通過する電流の流れに対 して使用され得る場合に生じるオン抵抗よりも大きくなる傾向がある。

本発明（でよれば、これらの問題はトランジスタのドレイン間に接続されたサイ リスタ、並びに一対の併合され念ＤＭＯｓトランジスタを含むスイッチであって 、第３端子が第１トランジスタのケート電極のみ（Ｃ接続され、そして別の第４ 端子が第２トランジスタのゲート電極！（接続され、そして制量信号Ｑソース？ に接続きれた共通端子を有する一対の反対Ｉ）生を持ったダイオードが、それぞ れ第３及び第４端１４表昭５９−５００１５７　（３） 子に接続された他の２つの端子を有することを特徴とするスイッチ番でおいて解 決される。

図面において、 第１図乃至第６図は、本発明に係わる補助回路及び固体リレーを用いたスイッチ のさまざまな形態全示し、ここではリレーは同等な独立し友回路素子の形態で示 されており、そして 第２．３．４及び５図は、本発明による固体リレーの例証となる実施例の併合し た形態における半導体構造の断面図を示す。ただし、図は一定の比率で描かれて いない。

我々の発明によるスイッチは、新規な補助回路部分と共働する新規な固体リレ一 部分全利用する。

％Ｄて、幾つかの実施例において、我々の固体リレ一部分は同様（〆こ、２重Ｌ ・こゲート化された５層のトライアック（我々はこのトライアックを並列に対に なった反対の極性を有する４層のサイリスタのその等個構成として扱うことを好 む）と併合された、一対のＤＭＯＳトランジスタを備えると共だ、我々のリレー を好ましく応用する際には、本体の共通トレインバルク部分の全分量に本質的に 接続を行なう１個の端子と、各トランジスタのソース／シールド層及びケートに 対する個々の端子であって、電気曲尾独立しているものとを含む５個の端子が備 えられると共に、前記補助回路部分は通常５個の端子をすべて使用する。端子を このように変更することにより、主′這極間に印加された全電圧がケート電極の 下の絶縁誘導体に現われるのを防止できる。

更に、本体の反対表面上に横方向に伸びている高伝導・：１の層を含めると共に 、この層に接続することによって、本体の共通トレインバルクに低抵抗の接続が 提供され、そしてオン状態で本体全弁する伝導ばかなり増大し、オンゝ抵抗は都 合良く低下する。我々の実施例だおいては、機能が違うので、共通ドレイン接続 が行なわれる高伝導層はＰ　ｌ　ｕｍｍｅ　ｒの特許の中の幾つかの実施例に対 して提案されたように、シールド層の間の中間の表面領域には好都合なこと：（ 含まれず、むしろ最上面の能動部分から分離した本体の端部である。

追加された垂直伝導全増大させることによって、基本的な従来技術の装置におい てさまざまな変形が可能となる。特にリレーの電流処理容器？増加させる之めに 、トランジスタの並列化が実施される。

主端子間に印）几された電圧がトランジスタのゲートに決して伝送されないよう にするために、リレーの補足ておけるこれらの変化は、変化を補助回路；Ｃ割） 当てる。その組合せにより、固体リレーのより高感度な素子１Ｃ関するこれらの 高電圧の要件を課すことなく、スイッチが高電圧に耐えることが可能となる。

これらにより、スイッチは光学パルスまたは電気パルスの制御の下で、高電圧、 例えば数百ボルト？切換えることが可能となる。

更に、幾つかの例においては、単一極性の過剰な電位のみがスイッチに達するよ うだ期待できるため、両方向性の保護ヲ設ける必要はない。単一のトライアック というよりむしろ一対の反対極性を有するサイリスタとしてリレーの保護部分を 見ることによって、より良いスイッチ（Ｃするために過電圧及び電流サージの保 護に対するこの軽減された要求の利点を生かすことが容易となる。

例証となる一実施例においては、固体リレ一部分は、一対のＰＮＰＮサイリスタ と併合されるＤＭＯ８型の一対のＭＯＳトランジスタ全最上面に含む多結晶ケイ 素チップ内における、絶縁隔離された比較的大形の単結晶ケイ素タブを備える。

このタブの反対表面文は、低抵抗率材の層または表皮であって、そのバルクは高 抵抗率材であるところのものが設けられる。タブのバルクば２個のトランジスタ に対する共通ドレインとして、並びに２個のサイリスタの各々のゲートとして働 く。リレーの２１１ｉｉｌの主電流処理端子は、２［固のトランジスタのソース 及びシールド８ 層（Ｃ共通な接続から成る。２個のトランジスタのゲート電極は電気的に分離さ れており、しかも別々の端子接続が個々のゲート電極（（対して設けられる。

２個のトランジスタ間の能動表面部分から離、ｈた最上面の端部領域におけるバ ルクに対する低抵抗率接続によって、第５端子が設けられる。

このスイッチは更に、リレーのオフ−オン状態を適切ＩＣ切換えるために使用さ れた制御信号が供給されるところの制御部亦と、切換えられるべき電圧をリレ一 部分に印加している付勢部分と１備えた補助回路を含む。、この付勢回路は、各 ゲート電極とその付随ソースとの間の電位差が主端子間の電位差のほんのわずか ！ですぎないようにしているものである。

好ましくは、この補助回路は前述のタブ構造を有する共通チップに大きく集積さ れる。幾つかの例では、この補助回路は制御電圧源、好ましくは各トランジスタ のソース・ゲート間に印加される光電圧を生成するための別々Ｄ　Ｌ　Ｅ　Ｄ　 Ｋよって照明される光ダイオードの配列を含む。更に、制御電圧を別々のゲート 電極に適切に分配すると共に、リレーの各種端子に適当な電圧全確保するための 阻止ダイオード及び抵抗が含まれる。

第１図の概略回路に示したスイッチ１０３ｒ参照すると、このスイッチは主電流 処理すなわち外部端子１１及び１２を含み、その間の抵抗は高い値、一般的に少 なくともメグオームから低い値、一般的に１００オーム未満まで、制御信号に応 じて変化する。

好ましくはＤＭＯ３Ｎ型のエンハンスメント型トランジスタ１３及び１４が、端 子１１及び１２の間に直列のチャネルを有するように接続される。トランジスタ １３の「ソース」は端子１１に接続され、トランジスタ１４の「ソース」は端子 １２に接続され、そしてそれらの「ドレイン」は共（で結合されてノード１５全 形成している。「トレイン」の用語：ま、ここで使用され、しかもＤＭＯ３ｌ− ランジスタ技術において一般的になっているように、シールド層内に収められる と共にそのシールド層と共通電極を共有している局部領域（「ソース」）と対照 するように、トランジスタのバルクゲ形成する領域′ｆ３：説明するため（Ｃ使 すされていることＣ（注目すべきである。

実際の動作においては、印加電圧の極性に従って、このバルク領域はチャネル全 通過して流れる大部分のキャリヤで供給する機能ソース、あるいはそのような大 部分のキャリヤを集める機能ドレインのいずれかとして働くっ端子１１及び１２ の間に逆並列関係にＰＮＰＮサイリスタ１６及び１７が接続され、その各々はノ ード１５に接続されたそのアノード・ゲート全盲する。上記２個・リサイリスタ の組み合ゎせは、前に述べ定特許においてなされているように、単一のＮＰＮＰ Ｎ２重−ゲートトライアックで表わすこともできよう。

通常はフォトダイオードの配列である、感光素子１８がノード１５とノード１９ との間に接続さ紅る。

ノード１９及び端子１１との間に直列に阻止ダイオード２０及び抵抗２１が接続 される。同様な阻止ダイオード２２及び抵抗２３がノート１９と端子１２との間 ６個直列に、接続される。抵抗２１及び２３は、一般的に大きな抵抗値全必要と すると共！で、低飽和電流を有するピンチ抵抗であることが望ましい。トランジ スタ１３及び１４のゲートはダイオード２０と抵抗２１との間のノード、並び（ でタイオード２２と抵抗２３との間のノードにそれぞれ接続される。

一般的に併合された素子ｊておいては、サイリスタのゲートとＤＭＯ３Ｉ−ラン シスタのドレインとの間に抵抗があり、これは抵抗２６及び２７によって示しで ある。このような寄生抵抗の大きさは、サイリスタが導通すなわちオン状、熊に ラッチするところの電流に影響全及ぼす。

動作時（ｌこは、外部端子１１と１２との間に電圧が印２１Ｄされるが、感光素 子１８に入射光線カー熱材されない場合ＩＣは、端子１１と１２との間・つ各、 径路が阻Ｉ］ニタイオード２０，２２、オフトランジスタ１３゜１４あるいはオ フサイリスタ１６．１７のいずれかの形態において、高い抵抗金倉むので、わず かな電流しか流托ない。各トランジスタのケート・ソース電圧はトランジスタ内 （Ｃ伝導チャネルを形成する定めのしきい値より低いため、各トランジスタｊよ ４）になっている。このケート・ソース電圧は、抵抗２１及び２３がそれぞれ端 子１１及び１２のゲート電位定非常（ｌこ近いゲート電位全保持するので、しき い値より低くなる。各サイリスタは、ノード１５を流れる大きな電流がないので それらのゲート；（は本贋的に電流が流れず、そのためオフとなる。更に、ダイ オード２０及び２２が逆極性であるので、それら両者の内の一方は端子１１と１ ２との、閾の電７冨のいずれかの極性に対して逆極ｉ生となるか、あるいは高抵 抗状態となる。

感光素子１８は適当な光源２５、通常：よ発光タイ４−ドに光学結合されており 、切換信号がそこＩＣ供給される。この感光素子１８（Ｃ十分な光線が入射さｈ ると、それはケート容量を充電するｔめの電流全発生する光電池、並びに各トラ ンジスタに対するケート・ソースバイアス電圧の供給１１としてｔｓ　＝’２す る。

この目的のため（Ｃ１生成された光起電電圧に関する各タイオード２０及び２２ の極１牛は、流れろ光起■′藏加を容易に通過ごせるものとなると共に、これら １２ はトランジスタを導通させる反転層全形成するためＩＣ，各トランジスタのゲー ト・ソース容量全適当に充電させる。図示した実施例においては、光ダイオード アレイ１８は、トランジスタ１３及び１４を導通させるため（（一般に１０ボル ト程度の電圧全発生するように設計される。低抵抗にそれぞれ導通されたトラン ジスタ１３及び１４を用いることにより、端子１１及び１２間に保持された電圧 によってそれらの間に電流が流れ、その電流レベルは印加電圧の極性に無関係に 、上記保持された電圧のレベルと本質的に線形な関係となる。

感光素子を照明している光を消すこと（Ｃよって再びオフ状態ｉてする二とがで き、これによりそれを開回路１でする。この状態でトランジスタのゲートコンデ ンサに貯えられた電荷が抵抗２１．２３に介して端子１１．１２へ放電され、ゲ ート電位は端子電位に近づくと共に、トランジスタは反転層が消滅する際１・て 導通しなくなる。

サイリスタ１６及び１７は、正常な電流が流れている限り、ノード１５の電圧が それらの内の一方をオン状態ヘトリカーするには不十分であり、その結果これら が休止状態となるよう番で設計される。しかし、これらのサイリスタ）１ノード １５を通過′、た電流り流れが設計限界値を越えて上昇する場合；（導通１４表 昭５９−５００１５７　（５） されるように更に設計されている。このような異常な流れによって、ノード１５ の電圧は、端子１１゜１２間の電圧の極性に応したサイリスタ１６．１７の内の 適当な一方のサイリスタのゲートの残留電圧が、それを導通させるのに十分な位 になるように十分高く上昇する。このオン状態において、それはトランジスタか らの電流を分岐させると共に、そこを通る過剰な電流の流れによる損傷の可能性 を最小限尾するよう働く。サイリスタ１６．１７は更に、ノード１５を通過した 異常電流が消滅して正常レベルｊ（戻ると、オン状態のサイリスタの陽うで得ら れる電流がそれをこの状態に維持するのに不十分となり、それがオフ状態（（な るよう設計される。

ここに述べた回路は、２個のトランジスタと２個のサイリスタとを備えた破線２ ４で囲まれた素子が、これらのさ１まざまな素子を併合する単一の構成要素（・ てより提供され得る利点を有する。この構成要素を「固体リレー」として、そし てスイッチのこの部分を固体リレ一部分として説明するのが更利であろう。

スイッチの残りの部分は補助回路部分と見なされ、それは光ダイオードアレイ１ ８ｉ主として含む制御部分と、ダイオード２０．２２及び抵抗２１．２３にきむ け勢部分と、並びに固体リレイ部分の５個の電１に接続を行なうための５個のリ ード線を備える４ 付随した導体とを含む。

固体リレ一部分は、２個のトランジスタのドレインと２個のサイリスタのゲート との共通接続があるので、併合体が単一構造になるのに特に適合している。これ により、半導体、り均一導電型の単一部分すなわち領域が、併合された構造にお けるこれらの役動の各々を果す。併合された固体リレーの例証となる実施例を第 ２図（（示す。

第２図はチップ３０内の単結晶ケイ素タブ内：（形成された固体リレ一部分２４ を示し、その主要部分３１は多結晶ケイ素であり、またそれは当業者（・ζおい て公知の方法で各々が互いに絶縁隔離されたそのような複数のタブ全通常収容す る。特に、この図（ま１つのケイ素タブのみを示しており、そのバルク３２は一 般に１立方センチメートル当つ１０１５　未満のドーピングを有する比較的高い 抵抗率のＮ形（Ｎ−として示される）であり、しかもそれは酸化ケイ素の層３３ ｊ（よって多結晶バルク３１から絶縁隔離されている。比較的低い抵抗率のＮ形 表皮層３４（Ｎ＋として示される）が、酸化層３３との界面において、タブの底 面に含まれる。破線で示したよって、層３４を延設してタブの側壁を含むように 構成することが、一般に好ましい。領域３２と３４における平均的なドーピング 濃度は、少なくとも１０分の１、より好ましくはそれ以上の割合で異なる。

タブはその表面において、左右のエンハンスメントモードのＮ形垂直ＤＭＯ３ｌ ’ランジスタを含む。

左側のトランジスタは、共通Ｐ形シールド領域３６であってその外側の軽くドー プ（埋込）された表面部分３６Ａがチャネルとして働くものによって包囲された 、環状のＮ形ソース３５を備える。前記表面部分３６Ａは環状の酸化物絶縁ゲー ト電極３７の下に配設され、このゲート電極は適当にバイアスをかけると、ＭＯ Ｓトランジスタの動作において特徴的な方法でチャネルを形成するために、表面 部分全反転するようだ作用する。Ｎ形バルク３２は、表皮層３４と共シこトラン ジスタのドレインとして機能する。

この目的のために、電極３８シよ一方の縁においてバルクとオーミック接続され る。この構造においては、電極３８は小電画、本質的には光ダイオードアレイが 発生した光電流のみを伝導する必要があるので、層３４への接続１Ｃおいて抵抗 を有しても良く、その主要な役割はトランジスタ間の内部８Ｃ流れる電流に対す る低抵抗経路全提供することである。電極３９ンまソース電極として作用すると 共に、この目的のためＩＣソース３５と低抵抗の接続を行なう。それはまた、シ ールド領域３６のより深く埋込まれ７ｔ（Ｐ＋）受動中央部分３６Ｂに対し２、 低抵抗の接続を行なう。

１６ 好ましくは、前記中央部分は環状の縁部よりはより深くバルク３２内に延びてい る。シールド層のバルクは従来のＭｏＳトランジスタ内の基板部分と同じ機能を 果たすので、それはＭＯ８Ｉ−ランジスタにバイアスをかける通常のやり方に従 い、ソースと同一電位に維持される。電極３９によって接続されたシールド層の 中央領域３６Ｂ内へのドーピング全増加させて、領域３６Ａと３５との間で分路 抵抗を低く保つことが望ましい。電極３９は好ましくはゲート電極３７の下に配 設されて電界極板として作用する同一表面上で離れて配設された右側のトランジ スタは、Ｐ形シールド領域４１内に含まれる環状Ｎ形ソース４０全備えてどり、 その外側に軽くドープされた表面部分４１Ａは３６Ａと同様（Ｃ、トランジスタ のチャネルとして機能する。この部分の上には環状の酸化物絶縁ゲート電極４２ が設けられる。Ｎ形バルク３２及び表皮層３４はまた、このトランジスタΩドレ インとして機能すると共に、他のトランジスタと共１．Ｃドレイン電極３８全共 有する。電極４３は、ソース４０並びにシールド領域４１の受・動的なより深く ドープされｔ中央領域４１Ｂの両方（Ｃ低抵抗の接続を行なうと共こ・こ、電極 ３９の様式でゲート１４表昭５９−５００１５７（６） 電極４２の上におおい掛かる。

ある例においては、ソース３５及びソース４０の各々を区域に分割することが望 ましく、またゲート電極３７及び４２も同様であり、これにより各トランジスタ 全共通ドレイン全共有して並列に接続され得る２個以上のトランジスタに有効ｊ （分割できることが分かるであろう。これについては更に以下で説明する。

動作時には、電極３９がより正電圧であると仮定すると、スイッチが入りオン状 態になると、バルクの最上面全通過するだけでなく、重要なことには左のトラン ジスタから垂直下方ヘバルクを経由して深く埋込まれた表皮へ、また横方向だ表 皮全経由し、次ニ上方ヘバルクを経て右のトランジスタへと２個の電極３９及び ４３の間に主電流が流れる。

この極性に対して、領域３５２ま機能ソースとして、またバルクは左側トランジ スタの機能ドレインとして作用する一方、バルクは機能ソースとして、また領域 ４０は右側トランジスタの機能トレインとして作用する。これらの役割は反対極 性に対して逆になる。

タブ内の・さまざまな区域の位置は、電極３９及び４３０間の一対の反対極性を 有するサイリスタを構成するよ）になっている。特１・Ｃ１区域３５の最右端８ 部分は、区域３６の最右端部分、バルク３２、及び区域４１の最左端部分と共に ＮＰＮＰサイリスタ全形成し、そのＮ形バルク３２はゲートとして、また電夕３ ８は電極として機能する。更に、区域４ｏの最左端部分と、区域４１の最左端部 分と、バルク３２と、並びに区域３６の最右端部分とは、反対極性愛育する第２ ＮＰＮＰサイリスタを形成し、そのＮ形バルク３２はケートとして、そして電極 ３８はゲート電極として機能する。その代わり友、区域３５と、区域３６と、バ ルク３２と、区域４１と、並びに区域４、Ｏとは、電極３９及び４３の間の単一 の５層トライアックを形成するものとして描かれており、そのバルク３２及び表 皮層３４（まゲートになっている。第１図に示した抵抗２６及び２７の値は、バ ルク３２及び表皮層３４の特性及び寸法によって決定されると共に、サイリスタ に対する所望のラッチ電圧を実現しやすいように選定される。

第１図及び第２図を比較すると、第１図の端子１１及び１２がそれぞれ電極３９ 及び４３に接続された端子４４及び４５に対応しているのが分かる。

同様Ｃτ、第１図のノード１５への接続は、第２図の電極３８への接続である４ 子４６に対応、している。

第１図のトランジスタ１３及び１４へのケート接続は、それぞれ第２図のケート ’に極３７及び４２−＼の接続である端子４７及び４８に対応している。

固体リレーが本質的に５個の端子を含むことが分かるであろう。これらの端子の 内の２つの端子４４゜４５は間に負荷電流が流ね、る主端子であり、かつその間 に高電圧が生じ、それに対してリレーはオフ状態で耐える必要がある。他の端子 は制御電流のみ全処理するが、主端子間に現われる高電圧に遭遇する。

しかし、ケート電極の各々は、ケート誘電体（（損傷全与える重要な要素である ゲート・ソース／シールド電圧との差が、端子１１及び１２の間に高電圧の差が ある１Ｃもかかわらず比較的小さく保持されるように、そのソース／シールド電 夕の電圧（て比較的近い電圧に維持される。従って、２岡のトランジスタのゲー ト誘な体がゲート及びソース／シールド間の高電圧差；Ｃ耐えるよう蛮設計され る必要；よないので、当然それらの設計上の要件は軽、′＄、される。特に、上 記誘電体はより薄くすることができ、その結果ケートしきい値電圧は低くなる。

好ましくは、難解な問題を最小にするため・（て、サイリスタの各々はそれがτ ン状態：・こされｔ後、こ、それをそのような状態に維持するり・でめの保持電 流であって、正常動作中にそれに対ｊ２て利用される電流より大きな保持電流全 必要とするように２知の方法で設計される。従って、異常電層サージが終了して Ｗ常な電流が流れた後で、サイリスタはオフ状態に戻゛る。

その代わりある応用においては、スイッチの直列抵抗を最小にするためにトラン ジスタが導通する限り、適当なサイリスタをオン状態に継続して保持することが 望ましい。この場合、導通電流及び保持電流の要件は適当に変更でき、トランジ スタケオフにじてスイッチを開成しようとする場合には、サイリスタが確実にオ フとなるように対策を講じる必要がある。

各サイリスタの正常な線形伝導モードにおいては、Ｐ形陽極とＮ形ゲートとの間 の分路抵抗は好ましくは、深く埋込まれたＮ形表皮層３４、並びにゲート端子と 陽極端子との間のＤＭＯ８トランジスタの伝導チャネルによって、低い値に維持 される。同様に、Ｐ形シールド層ｉＮ形ソース領域に短絡する分路抵抗は、ソー ス電極によって接触されているシールド層内に低抵抗率のＰ形中央部分を含める ことによって小さくされる。

これらの分路抵抗があるため、寄生サイリスクの始動電流は好ましくはむしろ高 く設計でき、従ってサイリスタが任意の電流に分路し始める前の線形動作モード を広い範囲に確保できる。

高い始動電流に近づこうとするこｔらの特性はまた、望み通りに高い保持電流へ と向がい、これによりサイリスタは電流サージが一旦通過して正常な電流が流れ る時に確実にオフにされる。同様に、これらの特性により、固体リレーは従来の サイリスタケオフ状態からオン状態へ切！ノ換えるための公知の高電圧、高ｄｖ 　／　ｄｔ過渡に対して比較的低感度にされる。

設計上、リレーがオフ状態でうま（阻止できる最大電圧が、バルクの抵抗率運び にシールド領域３６及び４１の間の間隔によって主に決定されることもまた望ま しい。この考えはまた、領域３６及び４１が低い抵抗率の領域３４から十分離れ ていることが必要である。

オフ状態でリレーに印加された電圧がその最大阻止電圧を超える場合には、それ によって生じる電子なだれの増別によりサイリスタはトリガーされてその低抵抗 オン状態になり、これにより過剰な電力が消費されてその結果デバイスが損傷ケ 受けることが防止される。過電圧サージがな（なると、サイリスタを流れる電流 は保持電流以下１（低下すると共に、リレーはそのオフ状態に戻る。

上述した種類の固体リレーの設計がうまく含めることがヤきる幾つかの概念があ る。特（、コ、横方向の伝導を最大にするため１では、トランジスタの形状は大 電流金運ぶためのチャネル幅を有するべきである。

同様に、垂直方向の伝導全最大にするためには、深くドープされた表皮層に加つ るに、チップを介しての垂直伝導と両立する広範囲の線形動作を可能にするよう な方法でタブ表面をほとんど完全に覆うものがなければならない。

第２図に示した固体リレーにおいて、左側トランジスタの最右端部分並びに右側 トランジスタの最左端部分のみが、サイリスタのトリガー動作を行なうことに注 目すべきである。これは、トランジスタの各々を動作に影響を及ぼさないで２個 の並列部分’ｔｃ分割でき、その左側トランジスタの左側部分並びに右側トラン ジスタの右側部分が、トランジスタモードにおいて最大垂直電流ケ与えるよう（ Ｃ本来設計されること全示唆している。この分割は、領域３５及び４０、並びに ゲート電極が環状でなく、上述したように分離した区域とすることによって、第 ２図の実施例において容易に行なうことができる。この種の実施例（でついて以 下に説明する。

スイッチにおいては、制御回路と固体リレー全１個の共通チップに一体化するこ とが一般的に好ましい。

第１図（こ示した種類のスイッチにおいては、阻止ダイオードの各々並びに光タ イオードアレイに対して、別々に絶縁隔離されたタブ全チップに備えることによ って、これは好ましく行なうことができる。

一方、抵抗２１．２３は、イオン注入法ＶＣよるように適切に埋込まれ、かつチ ップから適切に絶縁されて、チップ表面上に形成された多結晶ケイ素皮膜として 形成できる。次にさまざまな回路素子が、チップの表面上に形成された導電相互 接続パターンによって適切乙て相互連結され得る。

例えば端子１１が常（（より正端子である場合のように、過電圧及び電流サージ に対する保護が単一の極性のみに対して必要とされるスイッチシでおいては、多 くの応用例があり、そのような場合、サイリスタ１７は第１図（（示したスイッ チ；τおいては必要でなくなる。

この例では、第２図に示した基本的なリレーは第３図（Ｃ示した形に変更できる 。この場合、最右端のトランジスタは第２図における形態と同一の形態に保つこ とができる。しかし、左側のトランジスタンま２つの区域ｊＣ分割したゲート電 極ｊ・て対し、て変形される。、すなわち、一方の３７Ａはシールド領域３６の 最右端矢面部分の上に配設されてサイリスタの動作に主に関与し、他方の３７Ｂ ｉまシールド領域３６の最左端表面部分の上に配設されてす・「リスクの動：Ｌ には殆んど関与しない。電極３７Ａは電極３９に接２４ 続されて、常にソース領域３５と同一電位に維持され、これによりシールド領域 の下に位置する領域は、決して動作時ＩＣ反転されず、またそれ故Ｄ　Ｍ　ＯＳ 導電プロセスに関与するためのチャネル全形成する動作が確実に行なわれないこ とになる。このチ°Ｖネルを除外することにより、デバイスのサイリスタ部分の 導電が促進されると共に、陰極領域４０尾最も接近しているシールド領域３６の その部分からの正孔の注入全可能υてして、正孔が必要とする経路を効果的に最 短距離にする。このようにして、再結合の可能性が減少するので陰層領域て到達 する正孔の数が増加する。また、サイリスクの陽極から注入されたこれらの正孔 のサイリスタ１６の陰ｌ（領域４０）への到達ケさもなくば禁止するであろうシ ールド領域３６の最右端部分の近傍に、電位バリアが形成されることが防止され る。ゲート電極３７．８は、ゲート電項に関して第１図で説明したように動作さ れる。

ところが゛、この右手部分は導電目的のためては働かないように構成されている ので、その目的のｔめにはそれは殆んど役立たないので除外できろことが分かる 。第４図にこのような実施例全示す。

この実施例において、最左端のトランジスタンま先端が切り取られてお！ノ、そ して最左端：・−局在した表面部分６２Ａであって、軽く埋込まれて反転され゛ Ｃ１請昭５９−５００１５７　（８） チャネル領域を形成するよう構成されたものと、より深く埋込まれた残部６２Ｂ とを含むシールド領域６２によって囲まれた、局部Ｎ影領域６１全備えている。

ゲート電極６３は表面部分６２Ａの上に配役きれて、前の実施例におζするゲー ト電極に関して述べたような方法で動作される。ミツ６４は領域６１及び６２Ｂ への低い抵抗の接続を行なう。

最右端のトランジスタは２つの形態の内のいずれか一方を取ることができる。第 １１テ、それは第２図及び第３図において用いた同一の形態を取ることができる 。すなわち、ソース７／シールド劃Ｌ・ら分離されたゲート電極子それは含み、 シールド領域の下側に配設された部分全選択的に反転するよう機能する形態であ る。この形態に、低いしｌ＼ルでリレーが導通し、正孔電流の大部分がシールド 層０反転されたチャネル部分に引かれるといった特徴がある。それシま電子と再 結合する傾向があり、そして電流が十分きなりその結果としての電圧降下がこの 部分全十分バイアスしてもはや正孔電流音引きつけなくなるまでリレー全通過す る電流にほとんど寄与しない。

その後正孔電流は、Ｎ形ソース領域の下に位置するシールド層の抵抗性部分・に 望１Ｌ通り横方向パ、こ流れる。

これは、Ｎ十形領域４０に関して最右儒・ＤトランジスタのＰ形シールド１ｌＪ ６８の覗Ｋ　ｆ上昇させ、そ６ の結果サイリスタ１６の再生ラッチング−オンへ導く電子のハック注入が生じる 。更に、サイリスタのトリガー電流レベルはＰシールド層の抵抗性部分の長さを 変えることとよって整えることができる。

その代わり、Ｎ形ソース領域の下に位置するシールド層の抵抗性部らへ正孔電流 が最初に主に流れることを望む場合には々第４図（Ｃ示しｔよって、別々のゲー ト電極６６．６７がシールド層６８の左側及び右側の表面部分の上にそれぞれ配 設されるように備えられるべきである。ゲート電極６６は次（Ｃソース／シール ド電極６９へ直接接続され、こうしてシールド層６８の下に位！する部分が反転 されて非動作状態になるのが防止される。ケート電極６７は前の実施例における ゲート電極のようにして動作される。

大電流が切り換えられる応用例（Ｃ対しては、七′、つような電流を効率良く処 理するため；Ｃ単一のタフ゛の中に多数のトランジスタ全並列に含、′・うろこ とが好ましい。通常これらは、単一の線状よりむしろ殆んど矩珍の２次元配列で 構成された場合に最も効果面疋結合される。第５図に、そのような矩形の配列の 一本の線路金子す。この線路は、単一方向ｊ（の°み保護が行なうためにただ１ 個のサイリスクを含むよう股引”されろ。もし単一方向の保護のみを望む場合： よ、すべての線路がこの同じ方向性？有すること（でなる。

しかし、両方向の・保護を希望する場合に１よ、図の平面に直角な方向に連続す る線′ｆ＠は左−右の方向性全逆転させることが望ましい。これ１・よ本実施例 の説明が進むにつれてより明白（（なるであろう。

第５図シて示したリレ一部分７０にお０て、左右の粗金形成するものとしてさよ ざまな要素が考えられる。左側の組は第２図の実施例に含められた種類の複数の 垂直ＤＲ（Ｏ３トランジスタ７１全並列（に備えると共′（、それらに隣接して 共通ケート電う７９を有し、そして右端には第４図の実施（′ｆｌｌ　ｐこおい て左に示した種−■のトランジスタ７２を含む。右側の組は左側の組における種 類の複数つ垂直Ｄ〜１０Ｓトランジスタ７３を並列シて備えると共（Ｃ１それら （／ｌ：隣接して共通ケート電極８１を有し、更（てその左端シこは第４図の実 施例シておける右側トランジスタに示したよ）な種類のトランジスタ７４を含む 。トランジスタ７２及び７４は共働して、第４図（Ｃついて説明し念す−「リス クを形成する。残りのトランジスタは主に左右の端子７６及び７８の間に制御可 能に切り換えられた経路全提供するよ）に働く。

凹壁おいて分るようシ・二、左側ノリ組のトランジスタの各々のソース７／シー ルド領域は、第１図に示したスイッチの端子１１に対応した端子７６：ｔこ接続 でｆ１あ た共通電極７５を共有する。右側の組のトランジスタの各々のソース／シールド 領域は、第１図に示したスイッチの端子１２に対応した端子７８に接続された共 通電極７７を共有する。

左側の組の各トランジスタのゲート電極７９はすべて共通端子８０に相互連結さ れており、また最左端を除（右側の組の各トランジスタのゲート電極８１はすべ て共通端子８２に相互連結されている。

最左端のトランジスタのゲート電極はその代わり第４図に関して述べたように電 極７７に接続される。

最後に、図示していないが、タブの端部における深（埋込まれｆｃ　Ｎ形領域に 対して好ましくは接続が行なわれ、これにより第１図のスイッチにおけるノード １５１（対応した本体のバルクに対して共通接続が形成される。

第４図に関して述べたように、サイリスタのターンオン電流はその陰極の下に位 置するシールド層の抵抗性部分、トランジスタ７４のＮ形ソースの長さ：（よっ て制御できる。その結果、その長さは他のトランジスタのソースよりは長く図示 しである。

上述のように、もし双方向の保ｆｉｎ希望する場合には、連続した線路が反対極 性を有するサイリスタを含むように、２次元配列の隣接した線路（（おいて、左 右の組が単に交替されることになる。

符表昭５９−５００１５７（９） この実施例は多数の利点を有する。すなわち、トランジスタ７２及び７４によっ て形成されたサイリスタは、第２図の実施例で形成したサイリスタと比べて、重 要でない領域を除去することによって、それが効果的にサイリスタの陰極及び陽 櫃ヲ接近移動させ・るので、空間を節約する。

サイリスタの経路からチャネル領域を除去することにより、そのインピーダンス は減少して電位バリアはなくなるので、陽極から陰啄へより効率良く電流が流れ ると共に、前に述べたように正孔電流ンこ対するシンクがなくなる。

更に、部分的に併合全行なわないことはトランジ、スタの大部分か電流全効率的 １Ｃ導電するような設計全可能にし、またスイッチが耐えるよう意図された高電 圧に耐えるように各組の最深部のトランジスタ間の間隔のみ全十分広く取る必要 があるだけなので、このようなトランジスタの接近した間隔が可能とする。これ によりタブ表面の単位面積あたりの高電流が実現できると共に、２組の間の横方 向の流れを行なうため１でＮ十形の表皮層を効率良く利用するので、スーｒツチ に対して低い直列抵抗を達成できる。

共通タブ内に多数の要素全並列配置させる一方、電流処理能力を増大させるため た共通の補助回路を共有することに加え、分離したタブにおいて説明し０ た種類の多数の固体リレーを並列配置させるこ七もまた可能であることは明白で ある。

もちろん、制御部が光起電電圧よりむしろ直接外部電気信号全利用する補助回路 全使用できることは明らかであろう。

第６図は、前述の固体リレーの任意の形態を用いることができると共に、光学パ ルスによると言うよりはむしろＴＴＬ電気信号によって切り換えられるよう構成 されたスイ゛ンチを示す。切り換え信号ンま入力制御端子９１（τ供給され、抵 抗９２を通過後、エミッタが接地され、かつベースもまたダイオード９４乙でよ って接地されたレベルシフト用きＪＰＮバイポーラトランジスタ９３のへ−ス（ （印力目される。

トランジスタ９３のコレクタは、エミッタが回：烙Ｖ＋十の最も正の電位のソー スに連結されると共に、ダイオード９６によってそのベースに接続されたＰＮＰ バイポーラトランジスタ９５のベースに接続される。トランジスタ９５のコレク タはノード９７に接続される。トランジスタ９５は電流ミラーとして作用すると 共（で、電圧レベルに適当にシフトさ八たトランジスタ９３の信号電流の像であ る信号電流全生成する。ノード９７は阻止ダイオード９８及び抵抗９９テ介して 一方の主端子１００に、また阻止ダイオード１０１及び抵抗１０２　’；ｚ介し て他方の主端子１０３に接続される。ダイオード９８と抵抗９９との間のノード は固体リレー９０の一方のゲート電極に接続され、ダイオード１０１と抵抗１０ ２との間のノードは他方のゲート電極に接続される。

ツェナーダイオード１０４及び１０５はそ；４ぞれ抵抗９９及び１０２の両端に 接続され、ＤＭｏＳトランジスタの各々のソース・ゲートバイアス全抑制してゲ ート全過電圧による損傷から保護する。

端子９１に印刀口された正の信号は、端子１００及び１０３の間の抵抗を高状態 から低状態へと切り換える際に有効とされる。

以上のことから、各種の制御回路をスイッチの所望の形態全達成する７でめに、 固体リレー　表具！でうまく使用できることは明らかである。

リレーのさまざまな区域の極性は、ＰチャネルＤＭＯ３ｌ−ランジスタを含める と共だ、ゲートに印加された負のパルス（Ｉこよってリレーが切り換えを行なえ るように逆にできることもまた明らかである。

更に、ＤＭＯＳ　トランジスタは従来ソース領域及びドレイン領域全形成するｔ め（Ｃ同時Ｄ２重拡散プロセスを伴ったが、ＶＭＯ８として説明したような技術 ケ含む他の構成技術金、シリコン天ツブの表百″−′＃ｚ分における特徴−的な 一対の接近して配置さｈたＰ−Ｎ接合を形成するために用いる。二とかでさる、 ：と３２ が分かる。

１１表昭５９−５０旧５７（ｉｏ） ＦＩＧ、　Ｊ 国際調査報告

Claims (1)

【特許請求の範囲】
1. １．−導電型の比較的高い抵抗率のバルク部分（３２）を有する半導体本体と、 各々がシールド領域（３６゜４１）と共通ドレイン領域（３２）とによって囲ま れたソース領域（３５，４０）ｅ有する一対の併合された共通トレインＤＭＯＳ トランジスタ（１３，１４）と、前記２個のトランジスタのドレイン間に接続さ れたサイリスタ（１６）と、第１トランジスタ（■３）のソース及びシールドに 接続された第１端子（１１，４４）と、第２トランジスタ・（１４）のソース及 びシールドに接続された第２端子（１２，４５）と、並びに前記第１トランジス タのゲート電極（３７）に接続された第３端、７−（４７）と全備えたスイッチ 洸おいて；前記第３端子は前記第１トランジスタのゲート電極にのみ接続されて おり、別の第４端子（４８）が前記第２トランジスタのゲート電極（４２）に接 続されており、制御信号の発生源（１８）に接続された共通端子を有する一対の 反対重性を有するダイオード（２０，２２）が、それぞれ前記第３及び第４端子 に接続された他の２個の端子を有すること全特徴とするスイッチ。 ２、請求の範囲第１項に記載のスイッチシておいて、更（（前記バルク部分はこ のバルク部分と同じ導電型ではあるが、比較的抵抗率の低い層（３４）内に収容 されていること全特徴とするスイッチ。 ３、請求の範囲第１項に記載のスイッチにおいて、更に一対の反対極性を有する サイリスタ（１６゜１７）が前記２（固のトランジスタのソース間に分路して接 続さ九ていることを特徴とするスイッチ。 ４、請求の範囲第１項に記載のスイッチにおいて、更に別の抵抗（２１，２３） が前記第１及び第３端子の間、並びに前記第２及び第４端子の間に接続されてい ることを特徴とするスイッチ。 ５、　請求の範囲第３項に記載のスイッチ（でおいて、更に各サイリスタが前記 第１トランジスタのシールドと、前記共通トレインと、前記第２トランジスタの シールドと、並びに前記第２トランジスタのソースとによって別々に形成され、 前記２個のトランジスタの共通ドレインが前記サイリスタの各々のゲートとして 作用することを特徴とするスイッチ。 ６、請求の範囲第１項に記載のスイッチにおいて、史蹟前記制御信号源が光パル ス（２５）Ｋより照明される光起電手段（１８）であること全特徴とするスイッ チ。 ７、請求の範囲第１項に記載のスーｒツチにおいて、更に前記制御信号源が前記 トランジスタのゲート３５ の各々全充電してその内部に導電チャネルを形成する電気パルス源を備える（第 ６図）こと全特徴とするスイッチ。 ８、請求の範囲第１項または第６項に記載のスイッチ（でおいて、第５端子が前 記制御信号係？前記２蘭のトランジスタの共通ドレインに接続することを特徴と するスイッチ。 ９、請求の範囲第１項に記載のスイッチにおいて、更１で前記第１トランジスタ は並列に接続されたゲート電極全盲する第１組のトランジスタの内の１つであり 、また前記第２トランジスタは並列に接続されたゲート電極を有する第２組のト ランジスタの内の１っである（第５図）こと全特徴とするスイッチ。 １　持表昭５９−５００１５７（２）