JPS5949715B2 - 半導体ダイオ−ド - Google Patents
半導体ダイオ−ドInfo
- Publication number
- JPS5949715B2 JPS5949715B2 JP56165281A JP16528181A JPS5949715B2 JP S5949715 B2 JPS5949715 B2 JP S5949715B2 JP 56165281 A JP56165281 A JP 56165281A JP 16528181 A JP16528181 A JP 16528181A JP S5949715 B2 JPS5949715 B2 JP S5949715B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor layer
- semiconductor
- type
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 90
- 239000000969 carrier Substances 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 15
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000005036 potential barrier Methods 0.000 description 7
- 238000011084 recovery Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は低損失で高速度で動作し得る半導体ダイオード
の改良に関する。
の改良に関する。
従来の高速用の半導体ダイオードとしては、第１図に示
す様に比較的高い不純物濃度のｎｆ型の半導体層１と、
この上に形成された低い不純物濃度のｐ−型の半導体層
２と、該半導体層に形成された高い不純物濃度のｐｆ型
の半導体領域３と、第１の半導体層１と半導体領域３と
に夫々オーミックに形成された電極４及び電極５とを有
しているものが知られている。
す様に比較的高い不純物濃度のｎｆ型の半導体層１と、
この上に形成された低い不純物濃度のｐ−型の半導体層
２と、該半導体層に形成された高い不純物濃度のｐｆ型
の半導体領域３と、第１の半導体層１と半導体領域３と
に夫々オーミックに形成された電極４及び電極５とを有
しているものが知られている。
斯るＰＩＮ型のダイオードの場合、半導体領域３は、順
バイアス状態、つまり導通状態にある期間において半導
体層２側に正孔を供給する作用をなすと共に半導体層１
側より半導体層２に注入せる電子を再結合させる作用を
もなしているが、半導体層２より半導体領域３側に向う
電子に対してはｐ−ｐ゛接合により形成される電位障壁
を形成する。この電位障壁は、このＰＩＮ型ダイオード
の順方向ドロップを増大するばかりでなく、半導体層２
に半導体層１側より注入される電子を半導体領域３との
境界部分に蓄積してしまい、この蓄積電荷がダイオード
の逆回復特性を悪化させていた。斯かる一般的なＰＩＮ
型ダイオードの欠点を除去する低損失及び高速度の半導
体ダイオードとして、第２図に示す様な構造の半導体装
置が既に提案されている。
バイアス状態、つまり導通状態にある期間において半導
体層２側に正孔を供給する作用をなすと共に半導体層１
側より半導体層２に注入せる電子を再結合させる作用を
もなしているが、半導体層２より半導体領域３側に向う
電子に対してはｐ−ｐ゛接合により形成される電位障壁
を形成する。この電位障壁は、このＰＩＮ型ダイオード
の順方向ドロップを増大するばかりでなく、半導体層２
に半導体層１側より注入される電子を半導体領域３との
境界部分に蓄積してしまい、この蓄積電荷がダイオード
の逆回復特性を悪化させていた。斯かる一般的なＰＩＮ
型ダイオードの欠点を除去する低損失及び高速度の半導
体ダイオードとして、第２図に示す様な構造の半導体装
置が既に提案されている。
この改良された従来の半導体ダイオートは、第１図との
対応部分が同一符号で示された半導体層１と２及び電極
４と５の外に、電極５とオーミツクな電極付け用半導体
領域３′を半導体層２に備えている。この電極付け用半
導体領域３′は、第１図における半導体領域３と同様に
半導体層２に選択的に形成されたｐ＋型の半導体層に選
択拡散などの方法により、島状、或いはくし状などに形
成された比較的高不純物濃度のｎ＋型の領域７と該領域
により画成されたｐ＋型の領域６とからなつており、必
ず領域６が電極付け用半導体領域３′の周囲を形成する
構造になつている。次に電極付け用半導体領域３′につ
いて詳述すると、ｐ＋型の領域６は電極５側から半導体
層２に多数キヤリアである正孔を供給する作用を行い、
領域７は半導体層２よりの少数キヤリアである電子を吸
収する作用を行う。つまり領域６が電極側から半導体層
２に供給される多数キヤリアである正孔に対しては電位
障壁を与えず、かつ領域７が半導体層２から電極５側に
注入される少数キヤリアに対しては実質的に電位障壁を
与えないので、順方向ドロツプを小さくできるてとは勿
論のこと、電子が半導体層２と電極付け用半導体領域３
′間の境界に蓄積されることが無いので逆回復時間を短
縮できるのである。従つて斯かる構造の電極付け用半導
体領域を有する半導体ダイオードは低損失で高速度で動
作するという特徴を有するが、本発明の如く、電極付け
用半導体領域においてその周囲に、半導体層２から電極
側に注入される少数キヤリアを吸収する作用を行う領域
が存在する様に前記領域を配置することにより、更に一
層半導体ダイオードの高速性及び順方向電圧降下を改善
できるのである。
対応部分が同一符号で示された半導体層１と２及び電極
４と５の外に、電極５とオーミツクな電極付け用半導体
領域３′を半導体層２に備えている。この電極付け用半
導体領域３′は、第１図における半導体領域３と同様に
半導体層２に選択的に形成されたｐ＋型の半導体層に選
択拡散などの方法により、島状、或いはくし状などに形
成された比較的高不純物濃度のｎ＋型の領域７と該領域
により画成されたｐ＋型の領域６とからなつており、必
ず領域６が電極付け用半導体領域３′の周囲を形成する
構造になつている。次に電極付け用半導体領域３′につ
いて詳述すると、ｐ＋型の領域６は電極５側から半導体
層２に多数キヤリアである正孔を供給する作用を行い、
領域７は半導体層２よりの少数キヤリアである電子を吸
収する作用を行う。つまり領域６が電極側から半導体層
２に供給される多数キヤリアである正孔に対しては電位
障壁を与えず、かつ領域７が半導体層２から電極５側に
注入される少数キヤリアに対しては実質的に電位障壁を
与えないので、順方向ドロツプを小さくできるてとは勿
論のこと、電子が半導体層２と電極付け用半導体領域３
′間の境界に蓄積されることが無いので逆回復時間を短
縮できるのである。従つて斯かる構造の電極付け用半導
体領域を有する半導体ダイオードは低損失で高速度で動
作するという特徴を有するが、本発明の如く、電極付け
用半導体領域においてその周囲に、半導体層２から電極
側に注入される少数キヤリアを吸収する作用を行う領域
が存在する様に前記領域を配置することにより、更に一
層半導体ダイオードの高速性及び順方向電圧降下を改善
できるのである。
第３図Ａ，Ｂによつて本発明に係る半導体ダイオードの
一実施例を詳述すると、ｎ＋型の第１の半導体層１は比
較的高い不純物濃度、例えば１〜５ｘ１０１８ａｔ０ｍ
ｃｍ−１程度の不純物濃度と２００〜２５０μｍ程度の
厚さを有し、その上にエピタキシヤル成長法によつて、
第１の半導体層１に比べて低い不純物濃度、例えば１Ｘ
１０１５ａｔ０ｍご３程度の不純物濃度のｐ一型の第２
の半導体層２が２０μｍ程度形成される。しかる後、第
２の半導体層２上に絶縁性被膜１０を形成し、次に個々
の半導体ダイオードチツプに切断する部分にケミカルエ
ツチングにより溝１１を設ける。この溝１１は少くとも
第１の半導体層１にほぼ達する程度の深さを有する。次
に絶縁性被膜１０の所定部分を除去して選択的に窓を設
け、この窓を介してｎ導電型不純物を第２の半導体層２
に拡散してｎ＋＋型の第１の領域３ａを形成する。この
第１の領域３ａは例えば５ｘ１０１９ａｔ０ｍｃｍ−３
以上の高い不純物濃度と数μｍ程度の拡散深さを有する
。この第１の領域３ａを形成する際、同時に第１の半導
体層１にｎ′＋＋型の領域Ｖを形成すると共に溝１１を
形成する半導体部分１２にｎ′＋＋型領域１３を形成す
れば、別途拡散工程を設けることなく、電極４と領域Ｖ
との間に良好なオーミツクが得られると同時に、半導体
チツプの側面の汚れによつても影響されない安定な特性
と向上せる耐圧を有する半導体ダイオードを得ることが
できる。次に第２の半導体層２に選択的に形成された第
１の領域３ａに、ｐ導電型不純物を選択拡散して島状に
ｐ＋型の第２の領域３ｂを形成する。
一実施例を詳述すると、ｎ＋型の第１の半導体層１は比
較的高い不純物濃度、例えば１〜５ｘ１０１８ａｔ０ｍ
ｃｍ−１程度の不純物濃度と２００〜２５０μｍ程度の
厚さを有し、その上にエピタキシヤル成長法によつて、
第１の半導体層１に比べて低い不純物濃度、例えば１Ｘ
１０１５ａｔ０ｍご３程度の不純物濃度のｐ一型の第２
の半導体層２が２０μｍ程度形成される。しかる後、第
２の半導体層２上に絶縁性被膜１０を形成し、次に個々
の半導体ダイオードチツプに切断する部分にケミカルエ
ツチングにより溝１１を設ける。この溝１１は少くとも
第１の半導体層１にほぼ達する程度の深さを有する。次
に絶縁性被膜１０の所定部分を除去して選択的に窓を設
け、この窓を介してｎ導電型不純物を第２の半導体層２
に拡散してｎ＋＋型の第１の領域３ａを形成する。この
第１の領域３ａは例えば５ｘ１０１９ａｔ０ｍｃｍ−３
以上の高い不純物濃度と数μｍ程度の拡散深さを有する
。この第１の領域３ａを形成する際、同時に第１の半導
体層１にｎ′＋＋型の領域Ｖを形成すると共に溝１１を
形成する半導体部分１２にｎ′＋＋型領域１３を形成す
れば、別途拡散工程を設けることなく、電極４と領域Ｖ
との間に良好なオーミツクが得られると同時に、半導体
チツプの側面の汚れによつても影響されない安定な特性
と向上せる耐圧を有する半導体ダイオードを得ることが
できる。次に第２の半導体層２に選択的に形成された第
１の領域３ａに、ｐ導電型不純物を選択拡散して島状に
ｐ＋型の第２の領域３ｂを形成する。
第２の領域３ｂは第１の領域に比べて同程度が若干深く
形成される。この様に形成された第１、第２の領域３ａ
，３ｂが電極付け用半導体領域３′を形成するところと
なるが、斯かる構造の電極付け用半導体領域３′にあつ
ては、その周辺部に第２の半導体層２における少数キヤ
リアの吸収作用をなす領域３ａが存在し、この領域内に
多数キヤリアを供給する領域３ｂが設けられた構造のも
のになつているので、領域３ａと３ｂとが逆の位置にな
る様に配置された従来の様な構成の電極付け用半導体領
域を備えた半導体ダイオードに比べて、本発明に係る半
導体ダイオードはその周辺部における少数キヤリアの吸
収が良好であるため少数キヤリアの蓄積が小さく、従つ
て更に一層逆回復時間を短縮できる。この点について第
４図Ａ，Ｂを用いて更に詳述する。
形成される。この様に形成された第１、第２の領域３ａ
，３ｂが電極付け用半導体領域３′を形成するところと
なるが、斯かる構造の電極付け用半導体領域３′にあつ
ては、その周辺部に第２の半導体層２における少数キヤ
リアの吸収作用をなす領域３ａが存在し、この領域内に
多数キヤリアを供給する領域３ｂが設けられた構造のも
のになつているので、領域３ａと３ｂとが逆の位置にな
る様に配置された従来の様な構成の電極付け用半導体領
域を備えた半導体ダイオードに比べて、本発明に係る半
導体ダイオードはその周辺部における少数キヤリアの吸
収が良好であるため少数キヤリアの蓄積が小さく、従つ
て更に一層逆回復時間を短縮できる。この点について第
４図Ａ，Ｂを用いて更に詳述する。
第４図Ａは第２図に示す様な電極付け用半導体領域を有
する従来の半導体ダイオードの側面１２の近傍部、つま
り周辺部の少数キヤリアの動作を説明するためのもので
あり、第３図のものと対応する部分には同一の符号を付
してある。この半導体ダイオードが導通状態にある場合
、その周辺部において第１の半導体層１から第２の半導
体層２に注入された少数キヤリアである電子０に対して
、第２の半導体層２とｐ＋型の第２の領域３ｂとにより
生ずる電位障壁が障壁として作用するので、この電位障
壁の作用により電子Θは第２の半導体層２と第２の領域
３ｂとの境界に蓄積されてしまう。この蓄積された電子
が半導体ダイオードの逆回復特性を悪化させてしまう。
この点本発明による半導体ダイオードは同図Ｂに示す様
に、第１の半導体層１から注入された第２の半導体層２
における周辺部の少数キヤリアである電子Θに対して実
質的に電子障壁を与えない、つまり電子Θを吸収するＮ
Ｈ型の第１の領域３ａを電極付け用半導体領域３’の周
辺部に配置しているので、第２の半導体層２の周辺部に
少数キヤリアが蓄積されるのを防ぐことが出来、従つて
逆回復特性を改善できる。
する従来の半導体ダイオードの側面１２の近傍部、つま
り周辺部の少数キヤリアの動作を説明するためのもので
あり、第３図のものと対応する部分には同一の符号を付
してある。この半導体ダイオードが導通状態にある場合
、その周辺部において第１の半導体層１から第２の半導
体層２に注入された少数キヤリアである電子０に対して
、第２の半導体層２とｐ＋型の第２の領域３ｂとにより
生ずる電位障壁が障壁として作用するので、この電位障
壁の作用により電子Θは第２の半導体層２と第２の領域
３ｂとの境界に蓄積されてしまう。この蓄積された電子
が半導体ダイオードの逆回復特性を悪化させてしまう。
この点本発明による半導体ダイオードは同図Ｂに示す様
に、第１の半導体層１から注入された第２の半導体層２
における周辺部の少数キヤリアである電子Θに対して実
質的に電子障壁を与えない、つまり電子Θを吸収するＮ
Ｈ型の第１の領域３ａを電極付け用半導体領域３’の周
辺部に配置しているので、第２の半導体層２の周辺部に
少数キヤリアが蓄積されるのを防ぐことが出来、従つて
逆回復特性を改善できる。
次に第５図により本発明の他の一実施例を説明する。
同図において第３図に示したものと対応する部分につい
ては同一の符号を付してあり、この実施例の構造のもの
にあつては第３図に示した実施例における領域３ａに代
えて、金属層１４と第２の半導体層２とにより形成され
るシヨツトキ接合１５を備えていることを除いて、基本
的に前記実施例と同様な構成を有している。
ては同一の符号を付してあり、この実施例の構造のもの
にあつては第３図に示した実施例における領域３ａに代
えて、金属層１４と第２の半導体層２とにより形成され
るシヨツトキ接合１５を備えていることを除いて、基本
的に前記実施例と同様な構成を有している。
金属層１４はｐ一型の第２の半導体層２とシヨツトキ接
合（シリサイド）１５を形成するクロム或いはアルミニ
ウムの様な金属であつて、第２の領域３ｂが予め形成さ
れた第２の半導体層２上に蒸着などの方法により、例え
ば２０００λ程度の厚さを有する様に形成される。この
シヨツトキ接合１５が形成された領域３ｃは前記実施例
における第１の領域３ａと同様な作用を行うものであつ
て、半導体ダイオードが導通状態にある場合、この第１
の領域３ｃが第１の電導体層１側から注入された第２の
半導体層２に，おける少数キヤリアである電子を吸収す
る作用を行う。以上述べた実施例から本発明によれば、
更に一層逆回復特性の改善を行うことが出来、従つて極
めて優れた逆回復特性及び低順方向電圧降下特性を有す
ると共に安定な特性を有する半導体ダイオードを得るこ
とが出来る。
合（シリサイド）１５を形成するクロム或いはアルミニ
ウムの様な金属であつて、第２の領域３ｂが予め形成さ
れた第２の半導体層２上に蒸着などの方法により、例え
ば２０００λ程度の厚さを有する様に形成される。この
シヨツトキ接合１５が形成された領域３ｃは前記実施例
における第１の領域３ａと同様な作用を行うものであつ
て、半導体ダイオードが導通状態にある場合、この第１
の領域３ｃが第１の電導体層１側から注入された第２の
半導体層２に，おける少数キヤリアである電子を吸収す
る作用を行う。以上述べた実施例から本発明によれば、
更に一層逆回復特性の改善を行うことが出来、従つて極
めて優れた逆回復特性及び低順方向電圧降下特性を有す
ると共に安定な特性を有する半導体ダイオードを得るこ
とが出来る。
尚、以上の実施例において、本発明の精神を逸脱しない
範囲で導電型を逆にしたり、不純物濃度を変えたり、或
いは種々な変更をなし得るであろう。
範囲で導電型を逆にしたり、不純物濃度を変えたり、或
いは種々な変更をなし得るであろう。
第１図は従来のＰＩＮ型の半導体ダイオードを示す図、
第２図は従来の電極付け用半導体領域を有する低損失で
高速動作する半導体ダイオードを示す図、第３図Ａ，Ｂ
は本発明による半導体ダイオードの一実施例を示す図で
あつて、Ａ，Ｂは夫夫その路線的な横断面、平面を示す
図、第４図Ａ，Ｂは夫々従来及び本発明の半導体ダイオ
ードを説明するための図、第５図は本発明の他の一実施
例を説明するための路線的横断面を示す図である。 １ ・・・第１の半導体層、２・・・第２の半導体層、
３，３’ ・・・電極付け用半導体領域、３ａ，３ｂ・
・・半導体領域、３ｃ・・・領域、４，５・・・金属電
極、１０・・・絶縁性被膜、１３・・・半導体領域、１
４・・・金属層、１５・・・シヨツトキ接合。
第２図は従来の電極付け用半導体領域を有する低損失で
高速動作する半導体ダイオードを示す図、第３図Ａ，Ｂ
は本発明による半導体ダイオードの一実施例を示す図で
あつて、Ａ，Ｂは夫夫その路線的な横断面、平面を示す
図、第４図Ａ，Ｂは夫々従来及び本発明の半導体ダイオ
ードを説明するための図、第５図は本発明の他の一実施
例を説明するための路線的横断面を示す図である。 １ ・・・第１の半導体層、２・・・第２の半導体層、
３，３’ ・・・電極付け用半導体領域、３ａ，３ｂ・
・・半導体領域、３ｃ・・・領域、４，５・・・金属電
極、１０・・・絶縁性被膜、１３・・・半導体領域、１
４・・・金属層、１５・・・シヨツトキ接合。
Claims (1)
- １ 第１の導電型を有する第１の半導体層と、該第１の
半導体層とｐ−ｎ接合を形成する前記第１の半導体層に
比べて低い不純物濃度を有する第１の導電型とは第２の
導電型の第２の半導体層と、該第２の半導体層に形成さ
れた、前記第２の半導体層よりの少数キャリアを吸収す
る作用をなす不純物濃度の高い第１の領域と前記第２の
半導体層に多数キャリアを供給せしめる作用を行う不純
物濃度の高い第２の領域と、上記第１の半導体層に形成
された第１の電極と、上記第１、第２の領域を実質的に
短絡せる第２の電極とを備えた半導体装置において、前
記第２の半導体層においてその周辺部側には前記少数キ
ャリアを吸収する作用をなす第１の領域が位置する様に
前記第１及び第２の領域を配置したことを特徴とする半
導体ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56165281A JPS5949715B2 (ja) | 1981-10-16 | 1981-10-16 | 半導体ダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56165281A JPS5949715B2 (ja) | 1981-10-16 | 1981-10-16 | 半導体ダイオ−ド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5866368A JPS5866368A (ja) | 1983-04-20 |
| JPS5949715B2 true JPS5949715B2 (ja) | 1984-12-04 |
Family
ID=15809343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56165281A Expired JPS5949715B2 (ja) | 1981-10-16 | 1981-10-16 | 半導体ダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5949715B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0513940Y2 (ja) * | 1986-05-14 | 1993-04-14 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5003361A (en) * | 1987-08-31 | 1991-03-26 | At&T Bell Laboratories | Active dynamic memory cell |
-
1981
- 1981-10-16 JP JP56165281A patent/JPS5949715B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0513940Y2 (ja) * | 1986-05-14 | 1993-04-14 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5866368A (ja) | 1983-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2800827B2 (ja) | 光半導体装置およびその製造方法 | |
| US5345100A (en) | Semiconductor rectifier having high breakdown voltage and high speed operation | |
| EP0077004B1 (en) | Semiconductor rectifier diode | |
| JPH07226521A (ja) | 整流用半導体装置 | |
| US4390890A (en) | Saturation-limited bipolar transistor device | |
| JPH09232618A (ja) | 半導体受光素子及びその製造方法 | |
| JPH02137368A (ja) | 半導体整流装置 | |
| KR100316040B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS5949715B2 (ja) | 半導体ダイオ−ド | |
| KR910010732A (ko) | 반도체 디바이스 및 그 제조방법 | |
| US4815037A (en) | Bipolar type static memory cell | |
| US6114212A (en) | Methods of fabricating bipolar junction transistors having an increased safe operating area | |
| US3656034A (en) | Integrated lateral transistor having increased beta and bandwidth | |
| US4446611A (en) | Method of making a saturation-limited bipolar transistor device | |
| JP2827795B2 (ja) | 半導体発光素子及びその製造方法 | |
| JPH04233281A (ja) | 半導体装置 | |
| JPH06177365A (ja) | ショットキバリアダイオ−ド | |
| JP3182175B2 (ja) | ダーリントントランジスタ及びその製造方法 | |
| JP3041908B2 (ja) | 半導体装置 | |
| JPH08222801A (ja) | 半導体レーザ | |
| JPH05218389A (ja) | 半導体整流素子およびその使用方法 | |
| JPS6038889A (ja) | 半導体装置およびその製造方法 | |
| JPH05299771A (ja) | 半導体レーザダイオード | |
| JP2682015B2 (ja) | ゲートターンオフサイリスタ | |
| JPS62154779A (ja) | 半導体集積回路装置 |